搜索资源列表
0132
- 数字计时器程序 Clock.asm -- Analogue Clock Demo based on Charles Petzold s DIGCLOCK.C Translated into assembly 20/9/99 by Ron Thomas Ron_Thom@Compuserve.com -digital timer procedures Clock.asm -- Analogue Clock Demo b
Exp4-Clock
- 数字计时器，使用VHDL语言编写，使用数码管显示，精确到ms-digital timer, the use of VHDL development, the use of digital control, the precision of the ms
数字钟的设计
- 数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。-digital timer usually are oscillator, dividers, decoder and display several parts. Which oscillator and divider standar
数字信道仿真
- 数字信道仿真，认真复习数据链路层内容，熟悉编程语言C、C++和WINDOWS程序设计技术（查阅参考书）； 开发工具：VC6.0 或其它； 程序示例： 理想信道的《发送端程序》和《接收端程序》（含源码VC6.0）； ARQ基本协议1:_引入检错和应答帧 ARQ基本协议2:_引入超时计时器 ARQ基本协议3:_引入数据帧携带发送序号0～1 ARQ基本协议4:_引入确认帧携带发送序号0～1 ARQ基本协议5:_引入应答帧含有校验码 ARQ基本
数字逻辑
- 篮球30秒计时器－数字逻辑 实现30秒倒计时，暂停，继续计数，声光报警信号！-basketball 30s countering-digital logic be able to counter down for 30s, pause, continue to counter, give an voice and light alarm
8位数字抢答器
- 二、课程设计的要求与数据 设计要求包括： 1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 ~ S7表示。 2. 设置一个系统清除和抢答控制开关S，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手 的编号一直保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启 动"开始"键后，定时器进行减计时。 5. 参赛选
数字钟的设计
- 数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。-digital timer usually are oscillator, dividers, decoder and display several parts. Which oscillator and divider standar
数字信道仿真
- 数字信道仿真，认真复习数据链路层内容，熟悉编程语言C、C++和WINDOWS程序设计技术（查阅参考书）； 开发工具：VC6.0 或其它； 程序示例： 理想信道的《发送端程序》和《接收端程序》（含源码VC6.0）； ARQ基本协议1:_引入检错和应答帧 ARQ基本协议2:_引入超时计时器 ARQ基本协议3:_引入数据帧携带发送序号0～1 ARQ基本协议4:_引入确认帧携带发送序号0～1 ARQ基本协议5:_引入应答帧含有校验码 ARQ基本
数字逻辑
- 篮球30秒计时器－数字逻辑 实现30秒倒计时，暂停，继续计数，声光报警信号！-basketball 30s countering-digital logic be able to counter down for 30s, pause, continue to counter, give an voice and light alarm
VHDL语言100例详解
- VHDL语言100例详解。详细讲解了用VHDL语言进行数字电路和数字系统设计的知识。用100个实例，不仅进行基础的门电路设计，而且还有较为复杂的数字系统设计。这些实例可以直接被调用。-VHDL Elaborates on 100 cases. Detailed account of VHDL for digital circuits and digital systems design knowledge. With 100 examp
0132
- 数字计时器程序 Clock.asm -- Analogue Clock Demo based on Charles Petzold s DIGCLOCK.C Translated into assembly 20/9/99 by Ron Thomas Ron_Thom@Compuserve.com -digital timer procedures Clock.asm-- Analogue Clock Demo b a
Exp4-Clock
- 数字计时器，使用VHDL语言编写，使用数码管显示，精确到ms-digital timer, the use of VHDL development, the use of digital control, the precision of the ms
windowsDIGCLOCK
- 经常看到商场中数字时钟，如何用VC作到那个效果呢,主要运行计时器,建立数字时钟!-often see malls digital clock, how to use VC effects done that, the major operation timer, establish a digital clock!
Clock
- 用于体育比赛的数字秒表，计时器能显示 0.01ｓ的时间，最长计时时间为 24ｈ。-The number of sports competitions for the stopwatch timer can display the time 0.01s, the longest time to time 24h.
Digital_Responder(Digital_Circuit)
- 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number is controlled by the main circuit and the expansion of cir
shuziqiangdaqi123
- 数字抢答器（数字电路）【课程设计】数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。-Answer the number of devices (digital circuit) curriculum d
daima
- 用VHDL语言设计一个数字秒表： 1、 秒表的计时范围是0秒~59分59.99秒，显示的最长时间为59分59秒。 2、 计时精度为10MS。 3、 复位开关可以随时使用，按下一次复位开关，计时器清零。 4、 具有开始/停止功能，按一下开关，计时器开始计时，再按一下，停止计时。系统设计分为几大部分，包括控制模块、时基分频模块、计时模块和显示模块等。其中，计时模块有分为六进制和十进制计时器。计时是对标准时钟脉冲计数。计数器由
jianyishuzizhong
- 一个简易的数字钟，能显示小时、分和秒，是一台按秒计数并显示的计时器，其中秒和分为60进制，小时为24进制计数。-A simple digital clock showing the hours, minutes and seconds, is one count per second and displays the timer, which is divided into 60 seconds, and decimal, hexade
DgtTimer
- 用汇编语言编写的单片机数字计时器，包含监控程序。(Written in assembly language microcontroller digital timer, including monitoring procedures.)
电工电子综合实验II,数字计时器的设计.rar
- 电工电子综合实验II中,数字计时器的设计以及使用(Design and application of digital timer in electrical and electronic comprehensive experiment II)