搜索资源列表
16bit_booth_multiplier_STG
- verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过-verilog procedures, two 16bit multiplication, the algorithm used booth. Based on the state machine achieved at different levels for data
changyongdevhdl
- 4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器-four multipliers, dividers four eight data latches, and eight other phase comparators, synchronous reset with the state machine, the component level with the
Fsm_small_8051
- 有限状态机事件分发构件，在8位MCU上的实现，是非层次式的，但特别小，适合8位应用。
1190385029
- 每层电梯入口处设有上下请求开关各1个，电梯内设有乘客到达层次的数字开关。电梯当前所在的楼层位置用一位数码管显示，用一只发光二极管显示开门/关门状态，用发光二极管显示每层的上下请求状态。 显示电梯当前所处位置和电梯上行下行及开门，关门状态； 电梯每2秒升降一层梯； 电梯到达有停靠站请求的楼层后，电梯门就会自动打开门指示灯亮，开门5秒钟后，电梯门自动关闭（开门指示灯灭）电梯继续运行。 对电梯开门时间可以要求延长，每按
fsm_cal
- 用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.
Verilog教程
- 目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要
16bit_booth_multiplier_STG
- verilog程序，实现两个16bit数乘法，采用booth算法，基于状态机实现，分层次为datapath和controller两个子模块，testBench测试通过-verilog procedures, two 16bit multiplication, the algorithm used booth. Based on the state machine achieved at different levels for data
changyongdevhdl
- 4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器-four multipliers, dividers four eight data latches, and eight other phase comparators, synchronous reset with the state machine, the component level with the
Fsm_small_8051
- 有限状态机事件分发构件，在8位MCU上的实现，是非层次式的，但特别小，适合8位应用。-Finite state machine event distribution component, in the 8-bit MCU on the realization of non-hierarchical, but in particular small, suitable for 8-bit applications.
1190385029
- 每层电梯入口处设有上下请求开关各1个，电梯内设有乘客到达层次的数字开关。电梯当前所在的楼层位置用一位数码管显示，用一只发光二极管显示开门/关门状态，用发光二极管显示每层的上下请求状态。 显示电梯当前所处位置和电梯上行下行及开门，关门状态； 电梯每2秒升降一层梯； 电梯到达有停靠站请求的楼层后，电梯门就会自动打开门指示灯亮，开门5秒钟后，电梯门自动关闭（开门指示灯灭）电梯继续运行。 对电梯开门时间可以要求延长，每按
fsm_cal
- 用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.-State machine with the realization of a logic operation unit, the logic operation unit has a conventional computing. State machine to ensure that the level
v16bbit_boothe
- verilog程序源码，实现两个16bit数乘法，使用booth算法，一种基于状态机实现，分层层次为datapath与controller两个子模块，testBench测试通过 -verilog program source code, and two 16bit multiplication using booth algorithm, based on the state machine implementation, the
qpc_4.5.02
- QP量子编程最新源码 QP: Quantum Programming QP是一个通用的事件驱动框架，面向MCU，面向并发的层次式状态机模型。 QP包含了1个轻量级的QK（Quantum Kernel）。 QEP：Quantum Event Processor是一个通用的，可移植的，可重用的状态机引擎。 QEP允许你直接把UML样式的状态图映射为代码。 QEP提供了传统的简单平面状态机和层次式状态机。QEP可以直接
Qcalc2
- 层次状态机的经典源码，并提供多种实现例程，该例程为典型计算器-Classic source of hierarchical state machine, and provide a variety of routine that typical calculator
The-state-machine
- 本文的重点就在于，怎样利用状态机原理进行程序设计。本文会先给出普通 的、一个平面上的FSM（有限状态机）的概念和实例，并指出其中的一些缺点， 然后引出本文的重点HSM（层次状态机）的概念和设计方法。为了使本文既可以 作为设计方法的参考，又可以作为实现方法的参考，本文会给出FSM和HSM的 C语言实现-The focus of this article is that, and how to make use of the
HSM
- 本历程实现了一个完整的层次状态机HSM，可根据UML方便的写出相应的状态机代码。特别适合复杂状态机的开发。-This process implements a complete hierarchical state machine (HSM), according to the UML state diagram convenient to write the corresponding state machine code. Espe
s_machine
- 单进程Moore状态机，st0到st4的五个不同状态间的转换。性能良好的同步时序逻辑模块； 与VHDL的其他描述方式相比，状态机的VHDL表述丰富多样、程序层次分明，结构清晰，易读易懂-Single process Moore state machine, st0 to st4 five conversion between different states. Good performance of synchronous sequ
duiliezhuangtaiji
- 队列状态机应用：多个程序内，需要执行较多的内容，且可以分成多个循环 好处： 层次分明 易于更改、调试 注意：利用自定义数据类型 执行流程控制准确 输入输出连接 延时 停止-Queue state machine applications: a plurality of programs, we need to perform more content, and can be divided into a
C language state machine
- C语言状态机 用状态机原理进行软件设计 摘要：本文描述状态机基础理论，以及运用状态机原理进行软件设计和实现的方法。 关键词：有限状态机 层次状态机 面向对象分析 行为继承(C language state machine)
qpc4.0.00
- 本文档是UML事件驱动状态机介绍文档，基于量子编程的qp状态机，qpc4.0.00.zip是源代码。可以使用它来取代RTOS和前后台系统。实时性完全可以和RTOS媲美。了解它之后肯定会对你的编程思想有很大启发。了解过cc2530 z-stack协议栈的人看到它会非常亲切，因为z-stack协议栈和qp非常类似(This document is an introduction to a UML event driven state mac