随着深亚微米技术不断的发展，在SoC 设计中存储器需求越来越大，芯片的量产需要有效率而又 具有相对的低成本的测试方法。可编程存储器内建自测试方法基于客制化的控制器，提供了一定程度可 靠的弹性以及所需合理的硬件成本。我们在本文提出了一个P-MBIST 设计的硬件分享架构，经由分享共 用的地址产生器与控制器，P-MBIST 电路的面积开销能够大幅减小，利用加入的两级流水线能够达到更 高的测试速度。最后，所提出的P-MBIST 电路能够由使用