搜索资源列表

  1. DDS

    0下载：
  2. 基于FPGA的DDS的相位累加器详细介绍,是VHDL编程,利用quartus2平台.-Design of Direct digital synthesis Signal Generator

  3. 所属分类：其他小程序

    • 发布日期：2024-11-29
    • 文件大小：372kb
    • 提供者：高慧

  1. VHDL-DDS

    0下载：
  2. 基于FPGA的DDS信号源设计，32位相位累加器，产生可调频率-FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency

  3. 所属分类：VHDL编程

    • 发布日期：2024-11-29
    • 文件大小：1kb
    • 提供者：春雷

  1. Signal

    0下载：
  2. 基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)

  3. 所属分类：VHDL编程

源码中国 www.ymcn.org