搜索资源列表
2Tx_2Rx_STBC_MAP
- 该文件夹为空时块码－卷积码级联系统的仿真程序，天线配置为2发2收。 主要程序的用途说明： mainMIMO_OFDMA_2Tx_Convcode.m: 主程序，设置各种参数 gendatabits.m: 生成原始信息比特数据的程序 conv_encoder.m: 卷积码编码器 interleave.m: 交织器 mod_2Tx_STBC_DFUSC_Convcode.m：调制程序 gen_SUI_CorrCI
block_interlacement
- matlab实现块交织模块（CDMA系统交织模块）
interleave
- 块交织的verilog代码--Verilog code for interleave.
interleave
- 块交织的verilog代码--Verilog code for interleave.
2Tx_2Rx_STBC_MAP
- 该文件夹为空时块码－卷积码级联系统的仿真程序，天线配置为2发2收。 主要程序的用途说明： mainMIMO_OFDMA_2Tx_Convcode.m: 主程序，设置各种参数 gendatabits.m: 生成原始信息比特数据的程序 conv_encoder.m: 卷积码编码器 interleave.m: 交织器 mod_2Tx_STBC_DFUSC_Convcode.m：调制程序 gen_SUI_CorrCI
block_interlacement
- matlab实现块交织模块（CDMA系统交织模块）-matlab realize intertwined block module (CDMA systems are intertwined module)
CDMA
- 本设计选取CDMA通信系统中的接入信道部分进行仿真与分析。首先，通过学习相应的理论知识，熟悉接入信道实现的过程，对每一步的原理有了较深的理解，同时，也对MATALB软件进行熟悉和了解，对MATLAB软件中的SIMULINK部分及其内部的CDMA模块用法和参数设置进行熟悉，然后运用MATLAB软件对接入信道部分进行设计，并逐步地对各个模块进行分析、仿真与验证。目的是通过毕业设计工作熟悉现代无线通信系统的基本构成与基本工作原理，重点掌握卷积
LTEcommonsubblockinterleaver
- 该代码是lte 子块交织仿真源代码，交织在通信中起到提高传输可靠性的作用-The code is a sub-block interleaving lte simulation source code, intertwined in the communication role to play to improve transmission reliability
Ratematching
- 速率匹配 关于LTE中匹配，其中包括子块交织，比特收集，比特选择和修剪-Rate matching on the LTE in the match, including the sub-block interleaving and bit collection, bits and trim options
Ratematching_byylluo
- LTE中速率匹配的代码，包括子块交织，比特搜集，比特选择和修剪-The code rate matching in LTE, including the sub-block interleaving and bit gather, bit selection and pruning
CDMA_fangzhenfenxi
- MATLAB软件对接入信道部分进行设计，并逐步地对各个模块进行分析、仿真与验证。目的是通过毕业设计工作熟悉现代无线通信系统的基本构成与基本工作原理，重点掌握卷积编码、块交织和码扩展等相关编码技术，并能将这些技术应用实际系统设计-MATLAB software access channel part of the design, analysis, simulation and verification of each module. T
LTE_common_subblock_interleaver
- LTE-A系统中上行链路模块仿真程序---子块交织-LTE-A system uplink module in the simulation program- the sub-block interleaving
rate_matching
- LTE中的速率匹配部分，在turbo编码后使用。已经分好模块，包括子块交织以及比特收集和修剪等部分。-Rate matching section in the LTE turbo coding. Has been divided into many modules, including the part of the sub-block interleaving and bit collection and pruning.
interleave
- 使用xilinx13.1编译通过的块交织编码，能够生成RTL图和technology schemtic图-Block using the xilinx13.1 compiled through intertwined coding can generate RTL diagram, and technology schemtic of Figure
jiaozhi_64
- VHDL语言实现按字节块交织，实现每64字节进行一次交织。-The VHDL language byte block interleaving, once every 64 bytes intertwined.
jiaozhiqi
- 模块化程序，实现块交织源程序。VHDL语言。-The modular block intertwined source. VHDL language.
juanjijiaozhi
- 交织源程序，卷积交织，分块交织，级联交织等-Interwoven source code, convolutional interleaving, block intertwined, interwoven cascade
tx_subinterl
- 对LTE标准下Turbo的三路输出进行子块交织，列入行出。-Standards for LTE Turbo three-way output sub-block interleaving, included the line out.
Desktop
- 卷积交织+块交织 输入一组数据，输出交织后的数据-Data convolution interleaving+ block interleaving input data set, the output of the interleaved
data_interlace
- 实用性非常强，对于块交织和卷积交织的对比比较直观-Practical, very strong, the comparison block interleaving and convolutional interleaving more intuitive