搜索资源列表
《网络内部时钟同步》
- 《网络内部时钟同步》 .rar-"internal network clock synchronization." Rar
GPS时钟在网络时间同步中的应用
- 随着科学技术的迅速发展,GPS得到了越来越广泛的应用,本论文介绍了它在网络时间同步中的应用,值得参考-as science and technology is developing rapidly, GPS has been widely used, this paper introduces its network time synchronization, the application should reference
shizhongzhouqi
- 一个运用japplet制作的时钟代码；时钟显示的是服务器的同步时钟-japplet use of a clock production code; Clock shows the clock synchronization server
time_show
- 该示例实现了一个计算机同步时钟，外观优美精致．-example of the realization of a computer synchronous clock, a beautiful delicate appearance.
LedFlash
- AVR单片机有趣的展示，控制直接接到VCC上的8路LED。同时加入了同步时钟和睡眠模式来节省功耗。-AVR interesting display, VCC received direct control of eight LED. Meanwhile, a synchronous clock, and sleep mode to save power consumption.
检测CPU时钟
- 可以监测cpu时钟周期,用于分布式系统需要时钟同步的场合,该程序包含源代码-can monitor CPU clock cycle, the need for distributed system clock synchronization occasions, the program includes source code
时钟和脸形图显示
- 这是一个网上电子表，双击可执行程序CLOCKNEW.exe,便可看到一张笑脸和与系统时间同步的电子时钟，按任意键退出！-This is an online electronic watches, double-click the executable CLOCKNEW.exe, we will see a smile and time synchronization system with the electronic clock, a
《网络内部时钟同步》
- 《网络内部时钟同步》 .rar-"internal network clock synchronization." Rar
GPS时钟在网络时间同步中的应用
- 随着科学技术的迅速发展,GPS得到了越来越广泛的应用,本论文介绍了它在网络时间同步中的应用,值得参考-as science and technology is developing rapidly, GPS has been widely used, this paper introduces its network time synchronization, the application should reference
FPGA_bit_clock_data_recovery
- 基于FPGA的新型数据位同步时钟提取(CDR)实现方法-New FPGA-based data bit sync clock extraction (CDR) method
cnt
- 带有异步复位和同步时钟的十进制加法计数器-With asynchronous reset and synchronous clock counter decimal adder
ttvvfg
- 带有异步复位和同步时钟使能的十进制加法计数器
gps_jiance
- 合并单元内GPS同步时钟的检测 合并单元内GPS同步时钟的检测-Combined unit GPS clock synchronization detection unit merger GPS synchronized clock detection
work2CNT10
- 设计含异步清零和同步时钟使能的加法计数器-Clear design with asynchronous and synchronous clock so that the adder counter
sy2
- 晶振频率为4.096MHz，系统同步时钟为256KHz，每个时隙占8位； 四路支路信码各为8位，分别为： 1 1 1 0 0 1 0 1 ；1 1 0 1 1 0 0 1 ；1 0 0 1 1 1 0 1 ； 1 1 1 0 1 0 1 1 ； 复接方式采用：按位同步复接。 -library IEEE use IEEE.std_logic_1164.all use IEEE.std_logic_unsig
AdditionCounter
- 一个带有异步复位和同步时钟使能的十进制加法计数器-Asynchronous reset and synchronization with a clock enable decimal addition counter
weitb
- 在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法，本设计方案就是基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数。采用Quartus II设计软件对系统进行了仿真试验，并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。-In digital communication
基于内插滤波器符号同步的实现_陈卫东
- 实现高速采样与信号时钟的同步，具有结构简单等特点(realize the income signal go with the ADC)
EtherCAT-Master主站同步时钟技术资料
- 详细介绍了ethercat的分布时钟，对于了解ethercat的开发在这有很大的帮助(Details of the EtherCAT distribution clock, for understanding the development of EtherCAT, in this great help)
时钟协议
- 可以在本机搭一个Linux虚拟机，进行本机和虚拟机的通话，实现时钟的同步(You can take a Linux virtual machine on this machine to make calls from the machine and the virtual machine to synchronize the clock)