搜索资源列表
jcyf
- 本系统参照片上系统的设计架构、采用FPGA与SPCE061A相结合的方法，以SPCE061A单片机为进程控制和任务调度核心；FPGA做为外围扩展，内部自建系统总线，地址译码采用全译码方式。FPGA内部建有DDS控制器，单片机通过系统总线向规定的存储单元中送入正弦表；然后DDS控制器以设定的频率，自动循环扫描，生成高精度，高稳定的5Hz基准测量信号。
12864zongxian
- 单片机与FPGA控制128*64液晶显示程序，用总线方式控制
DDS-2
- 用FPGA实现DDS的原理图，结构清晰，采用总线方式与外部单片机通信
jcyf
- 本系统参照片上系统的设计架构、采用FPGA与SPCE061A相结合的方法，以SPCE061A单片机为进程控制和任务调度核心；FPGA做为外围扩展，内部自建系统总线，地址译码采用全译码方式。FPGA内部建有DDS控制器，单片机通过系统总线向规定的存储单元中送入正弦表；然后DDS控制器以设定的频率，自动循环扫描，生成高精度，高稳定的5Hz基准测量信号。-The system with reference to the design of s
12864zongxian
- 单片机与FPGA控制128*64液晶显示程序，用总线方式控制
DDS-2
- 用FPGA实现DDS的原理图，结构清晰，采用总线方式与外部单片机通信-FPGA realization of DDS with the schematic diagram, structural clarity, the use of bus-way communication with the outside Singlechip
MCU_FPGA_Interface
- msp430单片机用IO口模拟总线时序，与FPGA进行交互的程序，附源代码，verilog，有简单文档。-msp430 I single-chip analog IO bus with timing, with the FPGA interactive process, with the source code, verilog, a simple document.
c120_bus
- fpga挂在c8051f120单片机总线上的VHDL代码-fpga Microcontroller Bus
source
- 本程序为09年“NEC”杯全国二等奖F题作品《数字幅频均衡功率放大器》的单片机程序，基于C8051f020八位单片机，实现功能包括：与FPGA的八位并行总线通信；通过查表法及程控DAC参考电压实现数字幅频均衡。-This procedure for the 2009 " NEC" second prize F Cup National title work, " Digital amplitude-freque
spi_verilog
- spi接口的verilogHDL编码，用于fpga与单片机的spi总线通讯-spi interface verilogHDL coding
dac8552
- 使用Verilog HDL语言编写的实现DAC8552的时序程序，单片机总线与CPLD/FPGA通信，单片机负责控制送数实现功能。-Use Verilog HDL language DAC8552 realization of temporal procedures, SCM bus and CPLD/FPGA communication, SCM control to send several functions.
MCU_V_PWM_16bit
- 单片机通过总线，将占空比和频率送到CPLD/FPGA中，并控制PWM输出.采用Verilog HDL语言编写。-Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.
my--12864
- 用单片机的12864液晶显示，里面也有总线方式的c程序，可以结合fpga-12864 LCD with microcontroller, which also has bus mode c process can be combined with fpga
iic
- 使用的是FPGA单片机 通过IIC总线，对24LC04进行读写实验。写入512btye的数据，前256个数字为0到255，后256个数据为1。然后，将512byte数据读出来并打印。最后，对比数据是否相同，如果有不同，说明读写过程有错误-By using a single-chip FPGA IIC bus read and write on 24LC04 experiments. Write 512btye data, the fir
fpga_fmsc
- 本代码在FPGA上实现了与STM32单片机的FSMC总线通信的时序代码，在ALTERA FPGA上得到验证。-The code on the FPGA to achieve with the STM32 microcontroller timing code FSMC bus communication is verified on ALTERA FPGA.
fsmc_fpga
- STM32单片机与FPGA 总线通信源码，编译通过，有需要的拿去用-stm32 fpga fsmc source code
F0501
- 汽车VCU控制器测试工装的程序，STM32单片机扩展总线读写FPGA内部RAM，DDS方式产生PWM，PWM频率，脉宽测量功能(Automotive VCU controller test tooling procedures, STM32 microcontroller expansion bus read and write FPGA, the internal RAM, DDS way to generate PWM, PWM f