搜索资源列表
200751312232682560
- 可以实现DDC各个模块的功能，如内插、抽取、FIR滤波等功能
cic
- verilog码写的CIC滤波器的程序，包括4倍抽取CIC滤波器和内插的CIC滤波器两个
ImproveddesignofCICfilteranditsimplementationonFPG
- 。介绍了内插器和抽取器这2种CIC滤波器各自的结构与性能，从数学上分析了其性能及其与FIR 滤波器的关系，从频域上展示了其本质。并讨论其内部寄存器的最小位宽与溢出保护，最后介绍了抽取器与内插器分 别在FPGA上的一般实现方法，并指出了一些提高实现性能的措施与建议
matlabfiltercode
- 用matlab是实现半带抽取、半带内插滤波器，以及fft变换，CIC等等。
decint
- 内插和抽取的c程序interpolate and 的cimate。内插和抽取的c程序interpolate and 的cimate。 内插和抽取的c程序interpolate and 的cimate。
Trousxiaobo-fusion
- 基于Trous小波算法的影像融合由于存在抽取和插值运算，其结果存在一定的相位失真Trous小波算法通过有限滤波器内插近似实现对影像数据的无抽取离散小波变换较好地解决了上述问题，在阐述影像数据融合原理的基础上给出了基于Trous小波变换的影像融合处理方法和过程。
CIC滤波器的补偿
- CIC滤波器的补偿，适用于抽取内插滤波器的设计
200751312232682560
- 可以实现DDC各个模块的功能，如内插、抽取、FIR滤波等功能-DDC can realize the function of each module, such as interpolation, extraction, FIR filtering
cic
- verilog码写的CIC滤波器的程序，包括4倍抽取CIC滤波器和内插的CIC滤波器两个-Verilog code written by CIC filter procedures, including 4 times the extraction CIC filter and the CIC interpolation filter two
ImproveddesignofCICfilteranditsimplementationonFPG
- 。介绍了内插器和抽取器这2种CIC滤波器各自的结构与性能，从数学上分析了其性能及其与FIR 滤波器的关系，从频域上展示了其本质。并讨论其内部寄存器的最小位宽与溢出保护，最后介绍了抽取器与内插器分 别在FPGA上的一般实现方法，并指出了一些提高实现性能的措施与建议-. Introduction of the interpolation and Extractor This two kinds of CIC filter struc
matlabfiltercode
- 用matlab是实现半带抽取、半带内插滤波器，以及fft变换，CIC等等。-Using matlab to achieve half-band extraction, half-band interpolation filter, as well as the fft transform, CIC, etc..
decint
- 内插和抽取的c程序interpolate and 的cimate。内插和抽取的c程序interpolate and 的cimate。 内插和抽取的c程序interpolate and 的cimate。-Interpolation and extraction procedures interpolate and the c of cimate. Interpolation and extraction procedures inte
ciccomp
- CIC滤波器的补偿，适用于抽取内插滤波器的设计，写昂对大家有用-CIC compensation filter, applied to extract the design of interpolation filters, write Aung useful for everyone
Digital_Audio
- 实现数字音频效果的源程序，包含多速率信号处理的内插和抽取源程序。-realize the audio effect.inlude the function of multirate signal processing knowledge
Dict.tar
- 基于数据库的对JPEG压缩图像的压缩历史中颜色空间转换，内插抽取，量化表等参数设定的估计。-dictionary-based jpeg compressed images jpeg compressed history dectection and quantizer estimation
verilog
- 本代码设计的是一个通讯系统软件无线电中变换比为5/4的分数倍抽取器，用Verilog编程首先实现4倍内插，再实现5倍抽取。-The code design is a software-defined radio communication system in transformation ratio 5/4 points times the extractor, using Verilog programming the first t
Sampling
- 利用前端高速ADC来覆盖给定的监视带宽, 在粗略估计载频并考虑一定的保护带, 利用带通信号的均匀欠采样定理行内插抽取, 以获得欠采样后的信号。-Using high-speed ADC front-end to cover a given monitor bandwidth, carrier frequency at a rough estimate and considering some of the protection zone
CIC
- 3级CIC抽取,内插滤波，r为抽取因子，n为原始信号的采样点数，x为原始信号序列 y为抽取滤波后的输出序列-3 CIC decimation, interpolation filter, r for the extraction factor, n the sampling points for the original signal, x is the original signal sequence y to extract the
interp-deci-test
- 序列内插 抽取的演示例程，输入序列长度和原始角频率即可开始演示，附带绘图模块，直观易懂，适合信号分析初学者学习-Interpolating sequences extracted demonstration routines, the input sequence length and the original angular frequency to start the demonstration, with the drawing
wuxian
- 采用多相滤波结构进行仿真实验，先三倍抽取，后八倍内插(The simulation experiment is carried out using a polyphase filter structure, which is first extracted three times and interpolated eight times later)