目 录 译者序 前言 第1章 简介 1 1.1 什么是Verilog HDL？ 1 1.2 历史 1 1.3 主要能力 1 第2章 HDL指南 4 2.1 模块 4 2.2 时延 5 2.3 数据流描述方式 5 2.4 行为描述方式 6 2.5 结构化描述形式 8 2.6 混合设计描述方式 9 2.7 设计模拟 10 第3章 Verilog语言要

使用定时循环产生波形,程序为《labview2015程序设计从入门到精通》内的例程，labview2015编译环境下编写的程序，对初学者很有用(The use of timing cycle to generate waveform, the program for "labview2015 programming from entry to master" routines, labview2015 compile