搜索资源列表
my_pll
- VHDL程序，使用锁相法实现位同步的算法，并可以对算法进行仿真-VHDL, the use of lock-in-law to achieve the synchronization algorithm, the algorithm can be simulated
SC-DSC
- 数字通信系统的设计及其性能和所传输的数字信号的统计特性有关。所谓 加扰技术，就是不增加多余度而扰乱信号，改变数字信号的统计特性，使其近 似于白噪声统计特性的一种技术。这种技术的基础是建立在反馈移位寄存器序 列（伪随机序列）理论之上的。解扰是加扰的逆过程，恢复原始的数字信号。 如果数字信号具有周期性，则信号频谱为离散的谱线，由于电路的非线 性，在多路通信系统中，这些谱线对相邻信道的信号造成串扰。而短周期信号 经过扰码器后，周期序列变长，谱
gardner
- 通信中位同步的gardner算法的matlab仿真-Communications Synchronization gardner of the Matlab simulation algorithm
gardner_simulink
- 位同步gardner 算法的simulink仿真-bit synchronization algorithm simulink
FPGA_bit_clock_data_recovery
- 基于FPGA的新型数据位同步时钟提取(CDR)实现方法-New FPGA-based data bit sync clock extraction (CDR) method
HDB3byVHDL
- 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极*替转换码)的基础上发展起来的，解决了AMI码在连0码过多时同步提取困难的问题-Based on the VHDL language code HDB3 codecs design HDB3 code name is the t
333
- 针对位同步问题，提出了一种基于基函数分解的开环位定时估计算法。该算法首先利用基函数分解的结果进行相关运算，将本地参考信号波形和接收信号波形的定时偏差缩小到T/4以内；再根据相关运算提供的角度信息进行精确的位同步估计。该算法不需要提取载波相位信息，复杂度较低。仿真结果表明该算法具有较好的估计精度-For bit synchronization, a basis function-based decomposition of the ope
weifenqi
- 微分器：利用数字锁相环进行位同步信号提取的关键模块-Differentiator: the use of digital phase-locked loop for bit synchronous signal extraction of key modules
Synchronous
- 详细讲解了同步原理，包括载波同步、位同步、帧同步-Detailed account of the principle of synchronization, including the carrier synchronization, bit synchronization, fr a me synchronization
AnImprovedNonDataAidedSymbolTimingRecoveryForGMSKM
- GMSK位同步的Gardner改进算法,是IEEE上很好的一篇文章-GMSK bit synchronization Gardner improved algorithm is very good IEEE on an article
dpll
- dpll的verilog代码，完成数字锁相。用于时钟对准，位同步。-dpll the verilog code to complete the digital phase-locked. Alignment for the clock, bit synchronization.
c
- wcdma里面扩频所需的0号扰码源文件，并产生S行曲线，实现超前滞后门位同步-this is GOOD!
QPSK4_Weitongbu
- 在实现QPSK的系统时，用到的位同步部分的程序-QPSK in the realization of the system, used part of the process-bit synchronous
Gardner_baseband
- 对基带数字通信的位同步过程进行了仿真，采用Gardner算法，没有用插值。符号用SRRC进行脉冲成形，环路滤波器没有用PI回路，是简单的alfa，1-alfa低通滤波，NCO调整也比较简单。-Baseband digital communications for the bit synchronization process of the simulation, using Gardner algorithm, did not use
1
- 1、用数字信源模块、数字终端模块、位同步模块及帧同步模块连成一个理想信道时分复用数字基带通信系统，使系统正常工作。 2、用数字信源、数字终端、数字调制、2DPSK解调、载波同步、位同步及帧同步等七个模块构成一个理想信道时分复用2DPSK通信系统并使之正常工作。 3、用数字信源、数字终端、数字调制、2FSK解调、位同步及帧同步等六个模块，构成一个理想信道时分复用2FSK通信系统并使之正常工作。-1, with the number
DSP
- 位同步也叫码元同步或比特同步，在数字通信系统中，接受端不论采用什么解调方式，都要用到码元同步。再模拟通信中不存在码元同步。我们知道消息是通过一连串的码元来表示并传递的，这些码元一般均具有相同的持续时间，接收端就收这些码元序列时，都必须知道每个码元的起该产生一个码元定时脉冲序列，-Bit synchronization code yuan, also known as synchronous or bit synchronization
bit_synchronize
- 位同步例程源代码,FPGA应用领域，Verilog-Bit synchronization routines source code, FPGA applications, Verilog
bit_synch
- 本人写的MSK解调位同步完整程序，基于QuartusII90环境，采用verilog语言编写，程序简练，可靠性高，而且暂用资源少，适合CPLD器件。文件包含仿真和说明，欢迎下载！-I write a complete program MSK demodulation bit synchronization, based on QuartusII90 environment, using verilog language, procedu
synchronization
- 各种同步实验及系统设计。包括：同步载波提取、帧同步信号提取实验、位同步信号提取实验以及衰落信道帧同步电路设计与实现和位同步的提取方法设计。-Various synchronization experiment and system design. Including: synchronous carrier extraction, fr a me synchronization signal extraction experiments
Study_on_Key_Technologies_of_n4-DQPSK_Modulation_a
- 本文首先研究可4一DQPsK调制解调系统中调制部分的基本原理和各个模块的设计方案，重点研究成形滤波器和直接数字频率合成器 (DireetoigitalFrequeneySynihesis，简称DDS)，并针对各个关键模块算法进行matlab设计仿真，展示仿真结果。其次，研究调制解调系统解调部分的基本原理和各个模块的设计方案，重点研究差分解调，数字下变频和位同步算法，也针对其各个关键模块进行算法的Matlab设计仿真。然后用Matlab对