搜索资源列表
FPGA_SONGER
- 基于FPGA的乐曲硬件演奏电路设计的实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并“梁祝”在GW48系列开发平台上下载调试成功。音乐优美-FPGA-based hardware music concert circuit design to achieve a complete VHDL code. and a detailed account of how the PDF download and set up
EXPT10_1_SONGER
- 乐曲硬件演奏电路设计,采用VHDL语言，quartus2开发平台-music concert circuit hardware design using VHDL, quartus2 Development Platform
expt10_1_songer
- 基于fpga和sopc的用VHDL语言编写的EDA乐曲硬件演奏电路
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC08
SongQuartusVHDL
- 乐曲硬件演奏电路设计的全部VHDL代码，在QuartusII环境下编译通过，已存在QuartusII项目
FPGA_SONGER
- 基于FPGA的乐曲硬件演奏电路设计的实现，有完整的VHDL代码，并有PDF详细说明如何下载及跳线设置，并“梁祝”在GW48系列开发平台上下载调试成功。音乐优美-FPGA-based hardware music concert circuit design to achieve a complete VHDL code. and a detailed account of how the PDF download and set up
EXPT10_1_SONGER
- 乐曲硬件演奏电路设计,采用VHDL语言，quartus2开发平台-music concert circuit hardware design using VHDL, quartus2 Development Platform
VHDL-XILINX-EXAMPLE26
- [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序列检测器的设计][13--用状态机对ADC08
EP1C3_10_1_SONGER
- 乐曲硬件演奏电路设计 是一个绝对正确好程序-Hardware circuit design playing music is a good procedure is absolutely right
61EDA_D772
- 基于FPGA的乐曲硬件演奏电路设计的实现(有完整的VHDL代码)-FPGA-based hardware music playing circuit design implementation (a complete VHDL code)
FPGA_DE2_MUSIC
- 基于FPGA的乐曲硬件演奏模块设计，利用硬件描述语言设计符合技术指标的乐曲硬件发生模块，建立实验模型，通过电路仿真和下载硬件测试，在DE2 EDA实验平台上验证其功能-FPGA-based music performance modular design of hardware, using hardware descr iption language designed to meet specifications of the pie
vhdl
- 关羽用VHDL语言设计乐曲硬件演奏电路以及研究方案-Guan Yu using VHDL, circuit design, and music playing hardware, research programs
music
- 乐曲硬件演奏电路设计 由顶层文件和数控分频、乐曲简谱码对应的分频预置数查表电路、8位二进制计数器（ROM的地址发生器）组成。演奏乐曲“梁祝”，乐曲可改。已经过硬件下载测试（使用芯片EP1C6Q240 Cyclone系列）-Music by the top hardware performance circuit design file and the NC frequency, music notation code number
EDA
- 乐曲硬件演奏电路设计 功能要求：仿照课本P263的实验9-1，设计一乐曲演奏电路，演奏的曲目不限，但起码要有两首歌曲，演奏的歌曲分手动选择和自动循环两种模式。-Playing music hardware circuit design functional requirements: P263 experiment along the lines of books 9-1, the circuit design of a musi
VHDL-NoteTabs-
- 利用实验数控分频器的设计硬件乐曲演奏电路,主系统由三个模块组成，顶层设计文件，其内部有三个功能模块，TONETABA.VHD,NOTETABS.VHD,和SPEAKERA.VHD, 在原设计的基础上，增加一个NOTETABS模块用于产生节拍控制（INDEX数据存留时间）和音阶选择信号，即在NOTETABS模块放置一个乐曲曲谱真值表，由一个计数器的计数值来控制此真值表的输出，而由此计数器的计数时钟信号作为乐曲节拍控制信号，从而可以设计出一
1
- 基于FPGA的乐曲硬件演奏电路设计的实现-Based on the realization of the FPGA playing the music hardware circuit design (complete VHDL code)
music-playing-hardware-circuit
- 使用quartus6.0编写的乐曲硬件演奏电路（选项中没那个软件，所以在这儿注释了）通过按键实现简易音乐的通过蜂鸣器播放。具体的引脚定义这里不好多说什么，选择的芯片不同，引脚锁定也不同，这边用的芯片EP2C6Q240C8-Use quartus6.0 write music playing hardware circuit (option not that software, so here annotated) through the
Verilog-HDL
- 本课程设计在EDA开发平台上利用Verilog HDL语言设计数控分频器电路，利用数控分频的原理设计乐曲硬件演奏电路，并定制LPM-ROM存储音乐数据，-This course is designed to take advantage of the EDA Verilog HDL language development platform NC divider circuit design, the use of CNC dividi
MUSIC
- 乐曲硬件演奏电路的主系统由4个模块组成： FDIV、CODE_DATA、F_CODE和DRIVER。其中，模块U1（FDIV）是分频功能将输入的6MHz的时钟信号分频成1MHZ和4Hz的信号。U2（CODE_DATA）类似于弹琴的人的手指；模块U3（F_CODE）类似于琴键；模块U4（DRIVER）类似于琴弦或音调发声器。(The main system of musical performance circuit consists o
FPGA乐曲演奏电路
- 乐曲硬件演奏电路设计,采用verilog-VHDL语言编写，使用quartus2开发平台编译仿真(design of music hardware performance circuit(verilogVHDL))