搜索资源列表
数字锁相环设计源程序
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, i
SH207
- 微机键盘和单片机的接口程序,采用了上升沿触发中断服务程序,下降沿触发中断服务程序.-computer keyboard and microcontroller interface procedures using the rising edge trigger interrupt service procedures, falling edge triggering a break in service procedures.
曼彻斯特码
- 今天看了一下从fpga上下的曼彻斯特编解码的程序，感觉不是很清楚，仿真了一下，更迷茫了，大家看看为啥这程序要这么编呢？ 程序比较长，不过写的应该还是不错的，看了后应该有收获。 总的思路是这样： 1 通过一个高频的时钟检测wrn信号，如果检测到上升沿，则表明开始编码，将输入的8位数据转为串行，并编码，然后输出。 2 定时信号是从高频时钟16分频后得到的，在wrn上升沿后16分频使能，在编码结束后禁止分频输出。 3 no
接口技术8253 8259
- 8259中断实验,在DVCC-598实验箱上进行,中断信号为按下开关时产生的上升沿 8253发声程序.-8,259 interruption experiments, the DVCC - 598 experimental tank, interrupted signal? Switch to the rising edge 8253 audible procedures.
subr
- VHDL 8位无符号除法器 试验报告 计算前在A和B端口输入被除数和除数，然后在Load线上送高电平，把数据存到除法计算电路内部，然后经过若干个时钟周期，计算出商和余数，并在C和D端输出。 其实现方法是，将除法器分为两个状态：等待状态与运算状态。 开始时除法器处于等待状态，在该状态，在每一时钟上升沿，采样Load信号线，若是低电平，则仍处于等待状态，如果采样到高电平，除法器读取A，B数据线上的输入数据，保存到内部寄存器a_r
COUNT_10
- VHDL源代码.设计一个带有异步清0功能的十进制计数器。计数器时钟clk上升沿有效，清零端为clrn,进位输出为co。 -VHDL source code. Asynchronous design with a 0-counter function of the metric system. Counter clock clk ascending effective end to reset clrn, rounding outpu
howtoOpmizetheM25P80
- M25P80是意法半导体公司推出的8M大容量串行接口Flash器件，采用2.7V-3.6V单电源供电，兼容标准的SPI接口，器件在上升沿接收数据，在下降沿发送数据，接口时钟最高为40MHz，支持最大256bytes的快速页面编程操作、快速的块擦除（512Kbit）操作和快速的整体擦除操作具有操作暂停和硬件写保护功能-M25P80 is agreed that the semiconductor company introduced 8M
M25p80BasicWR
- M25P80是意法半导体公司推出的8M大容量串行接口Flash器件，采用2.7V-3.6V单电源供电，兼容标准的SPI接口，器件在上升沿接收数据，在下降沿发送数据，接口时钟最高为40MHz，支持最大256bytes的快速页面编程操作、快速的块擦除（512Kbit）操作和快速的整体擦除（8MHz）操作；具有操作暂停和硬件写保护功能。-M25P80 is agreed that the semiconductor company intro
tlv1544
- TLV1544与TMS320VC5402通过串行口连接，此时，A／D转换芯片作为从设备，DSP提供帧同步和输入／输出时钟信号。TLV1544与DSP之间数据交换的时序图如图3所示。 开始时， 为高电平（芯片处于非激活状态），DATA IN和I/OCLK无效，DATAOUT处于高阻状态。当串行接口使CS变低（激活），芯片开始工作，I／OCLK和DATAIN能使DATA OUT不再处于高阻状态。DSP通过I／OCLK引
jiejinkaiguan
- SPCE061A单片机的接近开关控制，有上升沿，下降沿，同时是用时基扫描实现，对所有开关变量的传感器实用
AD
- DA 输出地址0x20400000 由于DAC0832要求输出锁存保持1uS左右 但CPU在读写（对应nGCS4）写信号最大只能到100ns左右 所以外面加了一个地址锁存74573，573锁存下降沿有效（现在是上升沿有效，也可用） 现在电阻不变的情况下，输出0x00，DA输出0V，输出0xff，DA输出1.7V左右
def1
- 实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
Mov9
- 本工程实现的是9位义位与串并变换模块 具体工作过程是： 在时钟CLK的上升沿触发下，从inp端输入接收m序列，按顺序inp->A9->A8->...->A0进行意味，同时把A9，A8，...A0的输出分别给B9，B8，B7,...从而完成串并转换的功能。Q端的信号取自A0的输出短，作为一位4位后的串行m序列信号。 clk为输入时钟信号；inp为接收序列信号输入；Q为串行序列输出；B0~B3
MillerCode
- The module includes three sub_module:FDivider128,generates the 1/128 frequency, MD_Counter8Zero, generates the flute when the posedge, MD_Counter8One,generates the flute when the negedge.The aim of the module is to gener
divide
- 除法器的设计本文所采用的除法原理是：对于八位无符号被除数A，先对A转换成高八位是0低八位是A的数C，在时钟脉冲的每个上升沿C 向左移动一位，最后一位补零，同时判断C的高八位是否大于除数B，如是则C的高八位减去B，同时进行移位操作，将C的第二位置1。否则，继续移位操作。经过八个周期后，所得到的C的高八位为余数，第八位为商。从图(1)可清楚地看出此除法器的工作原理。此除法器主要包括比较器、减法器、移位器、控制器等模块。
164-byte
- 单片机驱动74LS164/74HC164的一个示例 74HC164是串入并出的数据移位模块,在其时钟端(CK)每送入一个时钟 脉冲,则其当前的数据线(DT)状态即被移位至输出端输出,164的数据 在时钟上升沿被锁存,输出由A向H依次移位
SH207
- 微机键盘和单片机的接口程序,采用了上升沿触发中断服务程序,下降沿触发中断服务程序.-computer keyboard and microcontroller interface procedures using the rising edge trigger interrupt service procedures, falling edge triggering a break in service procedures.
cd
- 通过在进程1中检测时钟上升沿，循环累加，触发进程2，一次输出高电平，使灯发光-1 in the process of testing the clock rising edge, cycle accumulate, triggering the process of 2, a high output, so that LED lamp
51单片机外部中断仅检测上升沿的方法
- STC15系列单片机的外部中断0（INT0）和外部中断1（INT1）的触发有两种方式，上升沿和下降沿均可触发方式和仅下降沿触发方式。在实际应用中，有时候需要上升沿触发。这时有两种方案可以解决。 1.将触发方式设置成仅下降沿触发。当外部电路产生一个上升沿时，通过硬件电路加一个三极管进行反向变成下降沿。 2.这种方法不需要改变硬件电路。将触发方式设置成上升沿和下降沿均可触发方式。外部中断产生一个上升沿时，进入中断服务函数，这时在中断服
程序选择变化的上升沿
- labview实现的值改变后自动丢出一个上升沿信号(A rising edge signal is automatically lost after the value of the LabVIEW is changed)