搜索资源列表
biaojueqi
- eda7人表决器，设计一个七人表决电路，当参与表决的7人中有4人或4人以上赞同时，表决器输出“1” 表示通过，否则输出“0”表示不通过。 实验时，可用7个电平开关作为表决器的7个输入变量，输入“1”表示表决者“赞同” 输入“0”表示表决者“不赞同”。 -eda7 votes, design a seven-vote circuit, When a vote of seven people who have four o
luojifenxiyi
- 逻辑分析仪 PC发送到单片机的命令共7个字节： 第一字节是触发信号，每bit对应一路信号，1为高电平触发，0为低电平触发； 第二字节是触发有效信号，每bit对应一路信号，1为忽略，0为有效； 第三、四字节是采样时间，对应如下： 2us=0x0402，5us=0x0a02，10us=0x1402，10us=0x2802，50us=0x6402，100us=0xc802，200us=0x3203，500us=0x
e_clock
- 单片机是52的，P0口连到四个数码管的七个管脚，其中两个冒号点为最后两个数码管的DOP点，P1.0至P1.3为四个数码管的选通端，低电平有效。程序2较完整，可实现设定时间功能。
xianshi
- 利用查表程序可以完成BCD与七段码的转换,从而取代硬件七段译码电路，查表程序本身并无复杂之处， 需要注意的是七段码的取值，因为七段数码管有共阳极及共阴极之分. 共阳极是低电平有效时有效输入。 共阴极是高电平时有效输入(所以在C51单片机要使发光二极管点亮, 数码管是共阳极的就要让I/O口的电位变为低电位.如果是共阴极的就是合I/O口的电位变为高电位)， 因些不同的器件会有不同的数码值。 另外引脚信号与码位的对
work3CNT4BDECL7S
- 7段数码显示译码器设计7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为了满足十六进制数的译码显示，最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器，输出信号LED7S的7位分别接数码管的7个段，高位在左，低位在右。例如当LED7S输出为“1101101”时，数码管的7个段g、f、e、d、c
译码
- EDA常用双LED显示译码程序，将四位二进制数译码为七位对应于LED7位输入的高低电平信号-EDA common dual LED display decoding procedure will be four binary decoding for seven LED7 spaces corresponding to the input signal circuits
用VHDL语言实现四人智力竞赛抢答器的设计
- 1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb，进行锁存的同时发出aim信号实现声音提示，并使count模块进行答题时间的倒计时，在计满100妙后送出声音提示； 2、用ch41a模块将抢答结果转换为二进制数； 3、用sel模块产生数码管片选信号； 4、用ch42a模块将对应数码管片选信号，送出需要的显示信号； 5、用七段译码器dispa模块进行译码。
译码
- EDA常用双LED显示译码程序，将四位二进制数译码为七位对应于LED7位输入的高低电平信号-EDA common dual LED display decoding procedure will be four binary decoding for seven LED7 spaces corresponding to the input signal circuits
biaojueqi
- eda7人表决器，设计一个七人表决电路，当参与表决的7人中有4人或4人以上赞同时，表决器输出“1” 表示通过，否则输出“0”表示不通过。 实验时，可用7个电平开关作为表决器的7个输入变量，输入“1”表示表决者“赞同” 输入“0”表示表决者“不赞同”。 -eda7 votes, design a seven-vote circuit, When a vote of seven people who have four o
luojifenxiyi
- 逻辑分析仪 PC发送到单片机的命令共7个字节： 第一字节是触发信号，每bit对应一路信号，1为高电平触发，0为低电平触发； 第二字节是触发有效信号，每bit对应一路信号，1为忽略，0为有效； 第三、四字节是采样时间，对应如下： 2us=0x0402，5us=0x0a02，10us=0x1402，10us=0x2802，50us=0x6402，100us=0xc802，200us=0x3203，500us=0x
e_clock
- 单片机是52的，P0口连到四个数码管的七个管脚，其中两个冒号点为最后两个数码管的DOP点，P1.0至P1.3为四个数码管的选通端，低电平有效。程序2较完整，可实现设定时间功能。-Singlechip is 52, P0 port connected to four of the seven-pin digital tube, two of which point to the last two colon tube DOP-point
xianshi
- 利用查表程序可以完成BCD与七段码的转换,从而取代硬件七段译码电路，查表程序本身并无复杂之处， 需要注意的是七段码的取值，因为七段数码管有共阳极及共阴极之分. 共阳极是低电平有效时有效输入。 共阴极是高电平时有效输入(所以在C51单片机要使发光二极管点亮, 数码管是共阳极的就要让I/O口的电位变为低电位.如果是共阴极的就是合I/O口的电位变为高电位)， 因些不同的器件会有不同的数码值。 另外引脚信号与码位的对
ContestResponder
- 逻辑开关K0～K7代表竞赛抢答按钮0～7号，当某个逻辑电平开关置“１”时，相当某组抢答按钮按下。在七段数码管上将其组号（0～7）显示出来。-Logic Switch K0 ~ K7 on behalf of race to answer in the button 0 ~ 7, when a logic level switch set to " 1" when the button is pressed to ans
MMCeinphasig6models_7levels
- 模块化多电平整流器中，单相七电平整流器的仿真模块 。-Modular multi-level rectifier, single phase seven level rectifier simulation module.
CHBthrsevenleRABC
- 级联H桥三相七电平matlab仿真模型，分享供大家使用-Cascade H-bridge three-phase seven-level Matlab simulation model to share for everyone to use
qidianping
- 仿真了七电平H桥逆变器的移幅载波调制法里面的IPD控制，仿真的时间是0.5秒。-Simulation of the seven-level H-bridge inverter carrier modulation amplitude shift inside the IPD control, simulation time is 0.5 seconds.
LED
- 输入0~9， 输出LED七段码显示 输出高电平，LED点亮；低电平，LED灭 用if语句(Input 0~9, output LED seven segment code display Output high level, LED light; low level, LED extinguish Using the if statement)
case语句LED
- 输入0~9， 输出LED七段码显示 输出高电平，LED点亮；低电平，LED灭 用case语句写另一个结构体，并在配置语句中采用新的结构体进行仿真(Input 0~9, output LED seven segment code display Output high level, LED light; low level, LED extinguish)
SV5L60H7duan1
- 基于NPC/H桥三相五电平逆变器的七段式SVPWM控制策略仿真(Seven-stage SVPWM control strategy simulation based on NPC/H bridge three-phase Five-Level Inverter)
Hseries_7Level_Inverter_No1
- 七电平逆变器的Simulink模型，调制方式采用SPWM方式，拓扑为H桥级联。(The Simulink model of Seven-level inverters adopts SPWM modulation mode and H-bridge cascade topology.)