搜索资源列表

  1. lxa

    0下载:
  2. 将4MHz的访波输入到ccc模块上,输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour,提供时钟信号;用sst模块为整点报时提供控制信号,(当59 50\"、52\"、54\"、56\"、58\"时,q500输出为”1”,秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能);用sel模块提供数码管片选信号;用模块bbb将对应数码管信号送出需要的显示信号;用
  3. 所属分类:ASP源码

    • 发布日期:2008-10-13
    • 文件大小:6.27kb
    • 提供者:索海铖
  1. part5_update

    0下载:
  2. 2个4位二进制数相加的加法器件,其结果显示在七段译码器中-two four binary adder Addition of a few devices, and the results showed that in paragraph 107 of the decoder which
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:377.53kb
    • 提供者:张宇辉
  1. Hello

    0下载:
  2. DE2板上的hello程序,实现在8个七段译码器上循环显示hello
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:274.9kb
    • 提供者:罗杰
  1. VHDLjindianshili

    0下载:
  2. 37个经典的VHDL程序。有比较器、七段译码器、状态机等。
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:39.11kb
    • 提供者:kcamellia
  1. work3CNT4BDECL7S

    0下载:
  2. 7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c
  3. 所属分类:其它资源

    • 发布日期:2008-10-13
    • 文件大小:81.46kb
    • 提供者:lkiwood
  1. 用VHDL语言实现四人智力竞赛抢答器的设计

    1下载:
  2. 1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb,进行锁存的同时发出aim信号实现声音提示,并使count模块进行答题时间的倒计时,在计满100妙后送出声音提示; 2、用ch41a模块将抢答结果转换为二进制数; 3、用sel模块产生数码管片选信号; 4、用ch42a模块将对应数码管片选信号,送出需要的显示信号; 5、用七段译码器dispa模块进行译码。
  3. 所属分类:VHDL编程

  1. VHDL范例

    0下载:
  2. 最高优先级编码器 8位相等比较器 三人表决器(三种不同的描述方式) 加法器描述 8位总线收发器:74245 (注2) 地址译码(for m68008) 多路选择器(使用select语句) LED七段译码 多路选择器(使用if-else语句) 双2-4译码器:74139 多路选择器(使用when-else语句) 二进制到BCD码转换 多路选择器 (使用case语句) 二进制到格雷码转换 双向总线(
  3. 所属分类:单片机(51,AVR,MSP430等)

    • 发布日期:2024-11-23
    • 文件大小:42kb
    • 提供者:kerty
  1. lxa

    0下载:
  2. 将4MHz的访波输入到ccc模块上,输出500Hz提供鸣叫声频。1kHz的方波经fen10模块进行十分频后为秒模块mian、分模块mina、时模块hour,提供时钟信号;用sst模块为整点报时提供控制信号,(当59 50"、52"、54"、56"、58"时,q500输出为”1”,秒为00时qlk输出为”1”,这两个信号经过逻辑或门实现报时功能);用sel模块提供数码管片选信号;用模块bbb将对应数码管信号送出需要的显示信号;用七段译码器
  3. 所属分类:SCSI/ASPI

    • 发布日期:2024-11-23
    • 文件大小:6kb
    • 提供者:索海铖
  1. part5_update

    0下载:
  2. 2个4位二进制数相加的加法器件,其结果显示在七段译码器中-two four binary adder Addition of a few devices, and the results showed that in paragraph 107 of the decoder which
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:377kb
    • 提供者:张宇辉
  1. Hello

    0下载:
  2. DE2板上的hello程序,实现在8个七段译码器上循环显示hello-err
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:275kb
    • 提供者:罗杰
  1. VHDLjindianshili

    0下载:
  2. 37个经典的VHDL程序。有比较器、七段译码器、状态机等。-37 classic VHDL procedures. Have comparators, Seven-Segment decoder, such as state machines.
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:39kb
    • 提供者:kcamellia
  1. work3CNT4BDECL7S

    0下载:
  2. 7段数码显示译码器设计7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是二进制的,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/CPLD中来实现。例子作为七段译码器,输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右。例如当LED7S输出为“1101101”时,数码管的7个段g、f、e、d、c
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:81kb
    • 提供者:lkiwood
  1. encoder

    0下载:
  2. vhdl的七段译码器-The Seven-Segment Decoder VHDL
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:3kb
    • 提供者:tgfire
  1. qiduan

    0下载:
  2. EDA 七段译码器 VHDL代码-EDA Seven-Segment Decoder VHDL code
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:1kb
    • 提供者:啊毛
  1. siluqiangdaqi

    0下载:
  2. 1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb,进行锁存的同时发出aim信号实现声音提示,并使count模块进行答题时间的倒计时,在计满100妙后送出声音提示; 2、用ch41a模块将抢答结果转换为二进制数; 3、用sel模块产生数码管片选信号; 4、用ch42a模块将对应数码管片选信号,送出需要的显示信号; 5、用七段译码器dispa模块进行译码。 -1, using feng module
  3. 所属分类:其他小程序

    • 发布日期:2024-11-23
    • 文件大小:2kb
    • 提供者:张漠然
  1. counter

    0下载:
  2. 利用EDA工具MAX-PlusII的VDHL输入法,输入VHDL程序,实现2位计数器,在七段译码器上以十进制显示:0、1、2、3、0、...。时钟信号使用83管脚。采用自动机状态转换方式设计该计数器;建立相应仿真波形文件,并进行波形仿真;分析设计电路的正确性。-The use of EDA tools VDHL of the MAX-PlusII input method, enter the VHDL program, the rea
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:90kb
    • 提供者:米石
  1. led

    0下载:
  2. 七段LED数码显示器是数字系统中常用的数码显示元件,二进制数不能直接在LED数码管上显示,需要用一个BCD七段译码器进行译码。下图给出了一个七段显示译码器的框图及相应的七段LED数码管的示意图。-Seven-segment LED digital display is commonly used in digital systems digital display devices, a binary number can not be
  3. 所属分类:其他小程序

    • 发布日期:2024-11-23
    • 文件大小:29kb
    • 提供者:乐天猫
  1. test1

    0下载:
  2. 七段译码器的verilog语言程序,功能由七根二极管来显示0到9数字的东西,就是显示器(seven-segment decoder)
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:44kb
    • 提供者:LdF!!!
  1. 74HC4511 7段显示译码器

    0下载:
  2. 译码器,七段显示译码器,内含波形图,测试代码和源码,以及.v文件,verilog编写,ise平台运行(Decoder, seven segment display decoder, contain waveform, test code and source code, as well as.V file, Verilog writing, ISE platform running)
  3. 所属分类:VHDL编程

    • 发布日期:2024-11-23
    • 文件大小:186kb
    • 提供者:doubleOlive
  1. 七段数码管显示

    0下载:
  2. 使用可编程并行I/O接口芯片8255、地址译码器、七段数码管等硬件,搭建七段数码管显示装置,实现键盘输入两个数字的ASCII码、数码管可动态显示这两个数字的功能。(Using programmable parallel I/O interface chip 8255, address decoder, seven segment digital tube and other hardware, build seven segment d
  3. 所属分类:其他小程序

    • 发布日期:2024-11-23
    • 文件大小:12kb
    • 提供者:1064199360
« 12 3 4 5 6 »

源码中国 www.ymcn.org