文件名称:2_digital_clock
介绍说明－－下载内容均来自于网络，请自行研究使用
采用Verilog HDL RTL 描述完成数字钟，基于basys3，软件平台：vivado-Using Verilog HDL RTL to complete the descr iption of digital clock based on basys3 software platform: vivado
(系统自动生成,下载前可以参看下载内容)
下载文件列表
采用Verilog HDL RTL 描述完成数字钟_v1.docx
digital_clock
.............\design_source
.............\.............\bcd_counter.v
.............\.............\binbcd8.v
.............\.............\clk_1s.v
.............\.............\count_top.v
.............\.............\counter.v
.............\.............\display.v
.............\.............\seg7.v
.............\xdc
.............\...\clock.xdc