文件名称:QC-LDPC-decoder-FPGA
介绍说明－－下载内容均来自于网络，请自行研究使用
文章提出了一种可以兼容不同码率规则和非规则准循环低密度校验码(LDPC)的部分并行译码结构, 用Verilog语言开发，基于该部分并行结构在Altera公司的StratixII-EP2S90器件上验-This paper presents a part of different bit rates can be compatible with the rules and irregular quasi-cyclic low density parity check code (LDPC) decoding parallel structure, parallel structure based on experience in the section on Altera s devices StratixII-EP2S90
(系统自动生成,下载前可以参看下载内容)
下载文件列表
QC-LDPC decoder FPGA.pdf