文件名称:vga_sim
介绍说明－－下载内容均来自于网络，请自行研究使用
一个简单的VGA界面的设计。能正确通过仿真，并以YUVViewer展示的界面。上板调试成功，能正确显示在VGA上。-A simple VGA interface design. Correctly through simulation, and display YUVViewer interface. On board debug successful, can be displayed on the VGA on the right.
(系统自动生成,下载前可以参看下载内容)
下载文件列表
vga_sim_example
...............\bench
...............\.....\tb_svga.v
...............\data
...............\....\blue.dat
...............\....\green.dat
...............\....\red.dat
...............\sim
...............\...\makefile
...............\...\modelsim.ini
...............\...\run.f
...............\...\sim.do
...............\...\sim.do~
...............\...\transcript
...............\...\vsim.wlf
...............\...\wlftcfiKWi
...............\...\wlftf5YdiM
...............\...\wlftrM4T6k
...............\...\wlftTVfVRp
...............\...\wlftuJ3wT9
...............\...\wlftz94TJJ
...............\...\work
...............\...\....\svga_ctrl
...............\...\....\.........\_primary.dat
...............\...\....\.........\_primary.vhd
...............\...\....\svga_data
...............\...\....\.........\_primary.dat
...............\...\....\.........\_primary.vhd
...............\...\....\svga_dcm
...............\...\....\........\_primary.dat
...............\...\....\........\_primary.vhd
...............\...\....\svga_top
...............\...\....\........\_primary.dat
...............\...\....\........\_primary.vhd
...............\...\....\tb_svga
...............\...\....\.......\_primary.dat
...............\...\....\.......\_primary.vhd
...............\...\....\_info
...............\...\....\_opt
...............\...\....\....\work_svga_ctrl_fast.asm
...............\...\....\....\work_svga_ctrl_fast.dt2
...............\...\....\....\work_svga_data_fast.asm
...............\...\....\....\work_svga_data_fast.dt2
...............\...\....\....\work_svga_dcm_fast.asm
...............\...\....\....\work_svga_dcm_fast.dt2
...............\...\....\....\work_svga_top_fast.asm
...............\...\....\....\work_svga_top_fast.dt2
...............\...\....\....\work_tb_svga_fast.asm
...............\...\....\....\work_tb_svga_fast.dt2
...............\...\....\....\work__info
...............\...\....\....\_deps
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@b@u@f@g_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@b@u@f@g_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@d@c@m_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@d@c@m_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@i@b@u@f@g_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@i@b@u@f@g_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_clock_divide_by_2_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_clock_divide_by_2_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_clock_lost_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_clock_lost_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_maximum_period_check_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_maximum_period_check_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_maximum_period_check_fast__1.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_maximum_period_check_fast__1.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver__info
...............\...\....\_temp
...............\...\work1
...............\...\.....\svga_ctrl
...............\...\.....\.........\_primary.dat
...............\...\.....\.........\_primary.vhd
...............\...\.....\svga_data
...............\...\.....\.........\_primary.dat
...............\...\.....\.........\_primary.vhd
...............\...\.....\svga_dcm
...............\...\.....\........\_primary.dat
...............\...\.....\........\_primary.vhd
...............\...\.....\svga_top
...............\...\.....\........\_primary.dat
...............\...\.....\........\_primary.vhd
...............\...\.....\tb_s
...............\bench
...............\.....\tb_svga.v
...............\data
...............\....\blue.dat
...............\....\green.dat
...............\....\red.dat
...............\sim
...............\...\makefile
...............\...\modelsim.ini
...............\...\run.f
...............\...\sim.do
...............\...\sim.do~
...............\...\transcript
...............\...\vsim.wlf
...............\...\wlftcfiKWi
...............\...\wlftf5YdiM
...............\...\wlftrM4T6k
...............\...\wlftTVfVRp
...............\...\wlftuJ3wT9
...............\...\wlftz94TJJ
...............\...\work
...............\...\....\svga_ctrl
...............\...\....\.........\_primary.dat
...............\...\....\.........\_primary.vhd
...............\...\....\svga_data
...............\...\....\.........\_primary.dat
...............\...\....\.........\_primary.vhd
...............\...\....\svga_dcm
...............\...\....\........\_primary.dat
...............\...\....\........\_primary.vhd
...............\...\....\svga_top
...............\...\....\........\_primary.dat
...............\...\....\........\_primary.vhd
...............\...\....\tb_svga
...............\...\....\.......\_primary.dat
...............\...\....\.......\_primary.vhd
...............\...\....\_info
...............\...\....\_opt
...............\...\....\....\work_svga_ctrl_fast.asm
...............\...\....\....\work_svga_ctrl_fast.dt2
...............\...\....\....\work_svga_data_fast.asm
...............\...\....\....\work_svga_data_fast.dt2
...............\...\....\....\work_svga_dcm_fast.asm
...............\...\....\....\work_svga_dcm_fast.dt2
...............\...\....\....\work_svga_top_fast.asm
...............\...\....\....\work_svga_top_fast.dt2
...............\...\....\....\work_tb_svga_fast.asm
...............\...\....\....\work_tb_svga_fast.dt2
...............\...\....\....\work__info
...............\...\....\....\_deps
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@b@u@f@g_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@b@u@f@g_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@d@c@m_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@d@c@m_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@i@b@u@f@g_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_@i@b@u@f@g_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_clock_divide_by_2_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_clock_divide_by_2_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_clock_lost_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_clock_lost_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_maximum_period_check_fast.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_maximum_period_check_fast.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_maximum_period_check_fast__1.asm
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver_dcm_maximum_period_check_fast__1.dt2
...............\...\....\....\_opt_xilinx_Xilinx92i_verilog_mti_se_unisims_ver__info
...............\...\....\_temp
...............\...\work1
...............\...\.....\svga_ctrl
...............\...\.....\.........\_primary.dat
...............\...\.....\.........\_primary.vhd
...............\...\.....\svga_data
...............\...\.....\.........\_primary.dat
...............\...\.....\.........\_primary.vhd
...............\...\.....\svga_dcm
...............\...\.....\........\_primary.dat
...............\...\.....\........\_primary.vhd
...............\...\.....\svga_top
...............\...\.....\........\_primary.dat
...............\...\.....\........\_primary.vhd
...............\...\.....\tb_s