资源列表
[其它资源] decode_for_m68008
说明:-- M68008 Address Decoder -- Address decoder for the m68008 -- asbar must be 0 to enable any output -- csbar(0) : X\"00000\" to X\"01FFF\" -- csbar(1) : X\"40000\" to X\"43FFF\" -- csbar(2) : X\"08000\" to X\"0<罗兰> 在 2008-10-13 上传 | 大小:809byte | 下载:0
[其它资源] add_16_pipe
说明:16位加法器的流水线计算,verilog代码,用于FPGA平台。-16 pipelined adder, verilog code for the FPGA platform.<qjyong> 在 2008-10-13 上传 | 大小:809byte | 下载:0