说明:用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载-use VHDL to achieve the common 1:1-frequency module, a very practical and you are welcome to download <kiki> 在 2008-10-13 上传
| 大小:805byte | 下载:0
说明:数据块的首址在R0中,字节数在R7中。 单字节无符号数据块排序(减序) 影响资源:PSW、A、R1、R6-the first data block site of the R0, the total number of bytes in which R7. No symbol single-byte data blocks ranking (by order) affecting resources : PSW, A, R1, R6 <杨世国> 在 2008-10-13 上传
| 大小:804byte | 下载:0