资源列表
[其它资源] 32位-33M 从模式(target)PCI接口参考设计_lattice
说明:32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考-32 / route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only<陈旭> 在 2008-10-13 上传 | 大小:807.3kb | 下载:0
[其它资源] 8051参考设计_Oregano System 提供_vhdl
说明:8051参考设计,与其他8051的免费IP相比,文档相对较全,Oregano System 提供-8051 reference design, and other free IP in 8051 compared to relatively entire document, Oregano System for<陈旭> 在 2008-10-13 上传 | 大小:648.99kb | 下载:0
[其它资源] CRC校验参考设计_xilinx_verilog
说明:IEEE 802.3 Cyclic Redundancy Check参考设计,xilinx提供-IEEE 802.3 Cyclic Redundancy Check reference design for Xilinx<陈旭> 在 2008-10-13 上传 | 大小:87.82kb | 下载:0
[其它资源] CRC校验参考设计_xilinx_vhdl
说明:可配置CRC参考设计 xilinx提供的VHDL-configurable CRC reference design for Xilinx VHDL<陈旭> 在 2008-10-13 上传 | 大小:48.71kb | 下载:0
[其它资源] DS12887时钟芯片编程
说明:利用程序中的函数,来读取时钟芯片的秒、分、时、日、月、年、世纪,亦能对其设置时间日期。-procedures for the use of function, to read clock chip seconds, hours, days, months, years, centuries, but also the date of its set-up time.<SKY> 在 2008-10-13 上传 | 大小:18.34kb | 下载:0
[其它资源] dds_quicklogic
说明:直接频率合成,Quicklogic提供,部分源文件是Quicklogic 专用文件-direct frequency synthesis, pioneered provide some source document is dedicated ESP<陈旭> 在 2008-10-13 上传 | 大小:66.85kb | 下载:0
[其它资源] I2C总线控制器 altera提供-VHDL
说明:I2C总线控制器 altera提供的VHDL的源程序代码-I2C Bus Controller ALTERA the VHDL source code<陈旭> 在 2008-10-13 上传 | 大小:1.56mb | 下载:0
[其它资源] PCI总线仲裁参考设计,Quicklogic提供
说明:PCI总线仲裁参考设计,Quicklogic提供的verilog代码-PCI bus arbitration reference design, pioneered the Verilog code<陈旭> 在 2008-10-13 上传 | 大小:3.4kb | 下载:0