[其它资源] MapServer_Browser

说明：采用ArcGIS9.0 中的ArcServer加VB开发的程序。可进行联接、网上信息发布等。- Uses in ArcGIS9.0 ArcServer to add the VB development the procedure. May carry on the joint, the on-line information issue and so on.
<曾志方> 在 2008-10-13 上传 | 大小：12.11kb | 下载：0

[其它资源] 《数据结构实验与实训教程》（PDG）

说明：很适合初学者《数据结构实验与实训教程》（PDG）.zip- Suits the beginner very much \"Construction of data Experiment And Really Teaches Course\" (PDG) zip
<刘超> 在 2008-10-13 上传 | 大小：1.71mb | 下载：0

[其它资源] 《Franklin C-51程序设计》

说明：《Franklin C-51程序设计》经典入门- \"Franklin C-51 Programming\" the classics cross the threshold
<刘超> 在 2008-10-13 上传 | 大小：53.26kb | 下载：0

[其它资源] 3线双向零等待IO通讯机制

说明：3线双向零等待IO通讯机制 单片机通讯源代码带说明-3 bidirectional zero waited for the IO communication machine-made monolithic integrated circuit communication source code belt explained
<刘超> 在 2008-10-13 上传 | 大小：2kb | 下载：0

[其它资源] 单片机C语言音乐程序的制作方法

说明：单片机C语言音乐程序的源程序（KeilC代码）- Monolithic integrated circuit C language music procedure source program (KeilC code)
<刘超> 在 2008-10-13 上传 | 大小：18.86kb | 下载：0

[其它资源] GA-1_cpp

说明：不确定规划 遗传算法 Nonlinear Programming算法程序- Indefinite plan heredity algorithm Nonlinear Programming algorithm procedure
<家> 在 2008-10-13 上传 | 大小：1.8kb | 下载：0

[其它资源] GA-2_cpp

说明：不确定规划 遗传算法 Goal Programming算法程序- Indefinite plan heredity algorithm Goal Programming algorithm procedure
<家> 在 2008-10-13 上传 | 大小：1.83kb | 下载：0

[其它资源] GA-3_cpp

说明：不确定规划 遗传算法 Multilevel Programming算法程序- Indefinite plan heredity algorithm Multilevel Programming algorithm procedure
<家> 在 2008-10-13 上传 | 大小：2.95kb | 下载：0

[其它资源] ClkScan

说明：此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块，一个提供同步信号（H_SYNC和V_SYNC）及像素位置信息；另一个接收像素位置信息，并输出颜色信号。这样便于进行图形修改，同时也容易实现- This design uses Verilog the HDL hardware language design, realizes on the palm space development b
<huhu> 在 2008-10-13 上传 | 大小：896.04kb | 下载：0

[其它资源] qdq_new

说明：采用Verilog HDL设计,在掌宇智能开发板上得到实现 根据抢答器的原理，整个电路可划分为三部分：采样电路、门控电路和译码电路- Uses Verilog the HDL design, obtains the realization basis on the palm space intelligence development board to snatch the answering principle, the en
<huhu> 在 2008-10-13 上传 | 大小：64.03kb | 下载：0

[其它资源] second&clk

说明：开发系统上采用的时钟信号的频率是20MHz，可分别设计计数器对其计数，包括计秒、分、小时、日、周、月以及年等。在每一级上显示输出，这样就构成了一个电子日历和时钟的模型。为了可以随意调整计数值，还应包含设定计数初值的电路
<huhu> 在 2008-10-13 上传 | 大小：328.8kb | 下载：0

[其它资源] Music_altera

说明：采用Verilog HDL设计，在Altera EP1S10S780C6开发板上实现 选取6MHz为基准频率，演奏的是梁祝乐曲 - Uses Verilog the HDL design, development board realizes in Altera on the EP1S10S780C6 selects 6MHz is the datum frequency, the performance is Liang
<huhu> 在 2008-10-13 上传 | 大小：637.12kb | 下载：0