资源列表
[编程文档] DesignCompilerPPT
说明:用design compiler对verilog hdl的程序进行逻辑综合最后生成门级网表即用门生成的电路图。-Verilog hdl with design compiler of the logic synthesis procedure generates the final gate-level netlist that is generated with the door circuit.<康华> 在 2025-01-12 上传 | 大小:666kb | 下载:0
[编程文档] XEmacsNetinstaller
说明:ns installation is so difficult. so, i want to tell u how to install ok<Join> 在 2025-01-12 上传 | 大小:119kb | 下载:0
[编程文档] cell_layout
说明:通信方面的宝贵资料,小区规划设计者的福音-about cell layout hope to be useful for you<杨安> 在 2025-01-12 上传 | 大小:2.64mb | 下载:0
[编程文档] rs_enc_dec
说明:RS编译码的C程序,用的是很经典的BM算法,已在VC上调试通过-rs encoder and decoder program<songbing> 在 2025-01-12 上传 | 大小:7kb | 下载:0
[编程文档] ldpc_rec_dec
说明:LDPC码的编译码程序,用的是LU分解算法,和BP译码算法,在Matlab上调试通过-LDPC encoder and decoder<songbing> 在 2025-01-12 上传 | 大小:11kb | 下载:0