资源列表
[软件工程] LinuxMTDsource
说明:Memory Technology Device,内存技术设备的源码分析-Memory Technology Device, the memory of the source code analysis technology and equipment<dongyingli> 在 2025-02-08 上传 | 大小:76kb | 下载:0
[软件工程] CummingsSNUG2002SJ_FIFO1
说明:此项是针对设计异步FIFO的比较好的一个文档,共两篇,这是第一篇。-The asynchronous FIFO design for the relatively good a document, a total of 2, this is the first.<王辉> 在 2025-02-08 上传 | 大小:117kb | 下载:1
[软件工程] CummingsSNUG2002SJ_FIFO2
说明:此项是针对设计异步FIFO的比较好的一个文档,共两篇,这是第二篇。<王辉> 在 2025-02-08 上传 | 大小:99kb | 下载:0
[软件工程] asynchronous_FIFO_01to03_CHN
说明:这是设计异步FIFO的比较好的一个参考资料,希望可以对大家有用。-This is the design of better asynchronous FIFO a reference, I hope can be useful to everyone.<王辉> 在 2025-02-08 上传 | 大小:533kb | 下载:0
[软件工程] multi_clock_design_in_large_scale_FPGA
说明:用FPGA实现大型设计时,可能需要FPGA具有以多个时钟运行的多重数据通路,这种多时钟FPGA设计必须特别小心,需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟,以及如何进行布线-Realize large-scale use of FPGA design, may need to FPGA with multiple clocks to run multiple d<mayang> 在 2025-02-08 上传 | 大小:99kb | 下载:0
[软件工程] system_timing_theory
说明:对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须进行精确的时序计算和分析。同时,时序和信号完整性也是密不可分的,良好的信号质量是确保稳定的时序的关键-System Design Engineer for example, timing issues in the design is critical,<mayang> 在 2025-02-08 上传 | 大小:218kb | 下载:0