资源列表

« 1 2 ... .91 .92 .93 .94 .95 5896.97 .98 .99 .00 .01 ... 8589 »

[软件工程fifo

说明:用FPGA完成256*8的存储器的读写操作- complete reading and writing 256* 8 memory with FPGA
<刘珊> 在 2025-04-29 上传 | 大小:1kb | 下载:0

[软件工程perldoc

说明:perl学习 my的概念 perl语言中的my表示什么意思?-The concept of learning my perl perl language my mean?
<wfnic> 在 2025-04-29 上传 | 大小:1kb | 下载:0

[软件工程Pro_TimeStamp_1006091

说明:Project Time Stamp REALTIME
<smart> 在 2025-04-29 上传 | 大小:1.24mb | 下载:0

[软件工程RFID_AS

说明:already exist file program testing
<smart> 在 2025-04-29 上传 | 大小:1.9mb | 下载:0

[软件工程bitimages

说明:24 bit images to be used in matlab for various operations.
<baqar> 在 2025-04-29 上传 | 大小:4.1mb | 下载:0

[软件工程bai2

说明:excercises verilog add two bcd numbers
<atula136> 在 2025-04-29 上传 | 大小:2.18mb | 下载:0

[软件工程part6

说明:run hello on 7-segments led on de2 board using verilog
<atula136> 在 2025-04-29 上传 | 大小:574kb | 下载:0

[软件工程part4

说明:d flipflop using verilog
<atula136> 在 2025-04-29 上传 | 大小:17kb | 下载:0

[软件工程bai4

说明:a 16 bits counter using verilog
<atula136> 在 2025-04-29 上传 | 大小:1.82mb | 下载:0

[软件工程distancerelay

说明:distance relay- finds impedance value of transmission line
<manish> 在 2025-04-29 上传 | 大小:9kb | 下载:2

[软件工程slidingmcontroller

说明:sliding mode controller -- for single stage boost inverter
<manish> 在 2025-04-29 上传 | 大小:11kb | 下载:0

[软件工程a_time_counter_using_verilog

说明:a time counter using verilog
<atula136> 在 2025-04-29 上传 | 大小:554kb | 下载:0
« 1 2 ... .91 .92 .93 .94 .95 5896.97 .98 .99 .00 .01 ... 8589 »

源码中国 www.ymcn.org