[软件工程] 200551715211123

说明：人事档案管理系统[新版] 人事档案管理系统[新版，PB9+ASA8]，网友窦学田（ytahdou）Douxuetian@c163.net提供。主要是增加了web方面的功能，XML，JSP，EJB等 用户名：1 密码：-personnel records management system [new] personnel records management system [version PB9 ASA8] Netizen
<高鹏英> 在 2008-10-13 上传 | 大小：991.19kb | 下载：0

[软件工程] VOL1

说明：phpmore电子杂志... ... .1-phpmore electronic magazine ........................ 1
<张丽鹏> 在 2025-04-24 上传 | 大小：992kb | 下载：0

[软件工程] MSP430--temperature-measurement

说明：本文论 述一种类 R—F 转换频率的测量法，用 NE555定时器和热敏电阻等器件构成振荡器，由 MSP430单片机的捕获功能来捕获多谐振荡器输出信号的高低电平并计数，热敏电阻 Rt 与捕 获高低电平时的计数值的差值成正比关系-MSP430 single chip thermistor temperature measurement
<桑科结> 在 2025-04-24 上传 | 大小：991kb | 下载：0

[软件工程] Neural-network-courseware

说明：详细介绍神经网络的原理和种类，是初学者的入门宝典-The principle and detailed introduction of the kind of neural network, is for beginners
<孙伟> 在 2025-04-24 上传 | 大小：992kb | 下载：0

[软件工程] For-the-initial-contact-with-QT

说明：对于初次接触QT，不知道如何去使用QT环境的，这是非常好的入门教程。-For the initial contact with QT, do not know how to use the QT environment, this is a very good tutorial.
<毛鑫峰> 在 2025-04-24 上传 | 大小：991kb | 下载：0

[软件工程] 01467A

说明：mppt algorithm for solar inverter
<kayoss> 在 2025-04-24 上传 | 大小：991kb | 下载：0

[软件工程] PROFIBUS_DP

说明：现场总线PROFIBUS_DP主从站通讯探讨-PROFIBUS_DP filed bus communication
<yangjinlong> 在 2025-04-24 上传 | 大小：991kb | 下载：0

[软件工程] 软件测试

说明：介绍了软件测试的基本理论知识，适用于初学者。
<lanlinger88@163.com> 在 2015-06-02 上传 | 大小：991.58kb | 下载：0

[软件工程] Hibernate3.2

说明：java web 编程的持久化层插件,可应用于各种框架.是目前最成熟的持久化应用插件说明文档.-java web programming plug persistence layer can be applied to various fr a meworks. is the most mature of persistent application plug-ins.
<戴美金> 在 2025-04-24 上传 | 大小：991kb | 下载：0

[软件工程] Modbus

说明：MODBUS协议时总线通信的一种最常用的协议，支持rs485、rs232等通信方式-A time-MODBUS bus communication protocol most commonly used protocol, support rs485, rs232 and other communication
<吴付明> 在 2025-04-24 上传 | 大小：991kb | 下载：0

[软件工程] PDFBinder

说明：PDF合并工具，很实用，亲测无任何错误。-PDF binder, no problem!
<王康> 在 2025-04-24 上传 | 大小：991kb | 下载：0

[软件工程] verilog workshop

说明：Verilog/SystemVerilog for Design and Synthesis is a comprehensive workshop covering the complete Verilog Hardware Descr iption Language and the synthesizable portions of SystemVerilog, including user-defined types, enume
<santoshJadhav> 在 2025-04-24 上传 | 大小：991kb | 下载：0