资源列表

« 1 2 ... .80 .81 .82 .83 .84 5385.86 .87 .88 .89 .90 ... 8590 »

[软件工程key

说明:advanced encryption key
<mohd nadeem> 在 2025-04-22 上传 | 大小:1kb | 下载:0

[软件工程yes

说明:從已經有的TXT檔案中,找尋一連串數字當中,數字和最大的,並顯示在螢幕上-Find The Maximum Sum
<hubert> 在 2025-04-22 上传 | 大小:1kb | 下载:0

[软件工程short_path

说明:在現有的權重圖當中,找尋最短的路徑到達目的地,可應用在許多工程方面的問題-Given a weighted graph, Find all-pairs shortest path solution.
<hubert> 在 2025-04-22 上传 | 大小:1.38mb | 下载:0

[软件工程RealPiano

说明:一款简单的Android钢琴软件,实现了和声,画面可以。-A simple Android piano software, to achieve harmony, the picture can be.
<颜泽> 在 2025-04-22 上传 | 大小:6.38mb | 下载:0

[软件工程Counter_AD

说明:Parametrized System Verilog code for a Counter with an increade, decrease switch (AD)
<souhaku> 在 2025-04-22 上传 | 大小:1kb | 下载:0

[软件工程BCD_7Segmentos

说明:System Verilog code to send BCD values to 7 segments displays
<souhaku> 在 2025-04-22 上传 | 大小:1kb | 下载:0

[软件工程DetectorDeSigno

说明:System Verilog sign detector module if number its negative, gets a2 compliments drops the value and a flag
<souhaku> 在 2025-04-22 上传 | 大小:1kb | 下载:0

[软件工程Decodificador

说明:System Verilog decodificator. Enters a value(binary), drops hundreds, tens and units in BCD
<souhaku> 在 2025-04-22 上传 | 大小:1kb | 下载:0

[软件工程Clk_Divider

说明:System Verilog Clock Divider module done with impementation, contains the implementes modules inside too.
<souhaku> 在 2025-04-22 上传 | 大小:3kb | 下载:0

[软件工程ModportInterface

说明:Example of how to use Modport in System Verilog.
<souhaku> 在 2025-04-22 上传 | 大小:5kb | 下载:0

[软件工程theory

说明:Cryptography theory document
<Tim> 在 2025-04-22 上传 | 大小:67kb | 下载:0

[软件工程c8051f340

说明:C8051F340 Datenblatt//C8051F340 data sheet
<maze> 在 2025-04-22 上传 | 大小:1.56mb | 下载:0
« 1 2 ... .80 .81 .82 .83 .84 5385.86 .87 .88 .89 .90 ... 8590 »

源码中国 www.ymcn.org