资源列表

按时间排序 按下载排序 按大小排序

排序选择：

« 1 2 ... .27 .28 .29 .30 .31 4832.33 .34 .35 .36 .37 ... 8590 »

[软件工程] Pro_TimeStamp_1006091

说明：Project Time Stamp REALTIME
<smart> 在 2025-01-21 上传 | 大小：1.24mb | 下载：0

[软件工程] RFID_AS

说明：already exist file program testing
<smart> 在 2025-01-21 上传 | 大小：1.9mb | 下载：0

[软件工程] bitimages

说明：24 bit images to be used in matlab for various operations.
<baqar> 在 2025-01-21 上传 | 大小：4.1mb | 下载：0

[软件工程] bai2

说明：excercises verilog add two bcd numbers
<atula136> 在 2025-01-21 上传 | 大小：2.18mb | 下载：0

[软件工程] part6

说明：run hello on 7-segments led on de2 board using verilog
<atula136> 在 2025-01-21 上传 | 大小：574kb | 下载：0

[软件工程] part4

说明：d flipflop using verilog
<atula136> 在 2025-01-21 上传 | 大小：17kb | 下载：0

[软件工程] bai4

说明：a 16 bits counter using verilog
<atula136> 在 2025-01-21 上传 | 大小：1.82mb | 下载：0

[软件工程] slidingmcontroller

说明：sliding mode controller -- for single stage boost inverter
<manish> 在 2025-01-21 上传 | 大小：11kb | 下载：0

[软件工程] a_time_counter_using_verilog

说明：a time counter using verilog
<atula136> 在 2025-01-21 上传 | 大小：554kb | 下载：0

[软件工程] boost_inv

说明：A novel boost inverter model with sliding controller
<manish> 在 2025-01-21 上传 | 大小：9kb | 下载：0

[软件工程] a_bcd_counter_using_verilog

说明：3 bits bcd counter using verilog
<atula136> 在 2025-01-21 上传 | 大小：431kb | 下载：0

[软件工程] PV_Buck

说明：Buck converter- design and implemented mppt using buck converter
<manish> 在 2025-01-21 上传 | 大小：13kb | 下载：0
« 1 2 ... .27 .28 .29 .30 .31 4832.33 .34 .35 .36 .37 ... 8590 »

源码中国 www.ymcn.org