[软件工程] 08S7-300

说明：08S7-300在模拟量闭环控制中的应用-08S7-300 closed-loop control of the analog application
<cat> 在 2024-11-07 上传 | 大小：3.35mb | 下载：0

[软件工程] Clipper

说明：中文Clipper控制器硬件手册,中文的,比较易懂-Chinese Clipper Controller Hardware Manual
<cat> 在 2024-11-07 上传 | 大小：1.14mb | 下载：0

[软件工程] PMAC-LabVIEW

说明：PMAC LabVIEW 编程说明,看了就知道.-PMAC LabVIEW programming instructions, read on to know.
<cat> 在 2024-11-07 上传 | 大小：1.1mb | 下载：1

[软件工程] compare_pwm

说明：compare_pwm_TURBO PMAC 例程.pdf-compare_pwm_TURBO PMAC routines. pdf
<cat> 在 2024-11-07 上传 | 大小：80kb | 下载：0

[软件工程] FPGA-USB-interface

说明：利用FPGA实现USB接口通信，系统讲述了整个系统的实现过程和关键技术-Implementation of the USB interface communication by using FPGA, the system tells the implementation process and the key techniques of the system
<joy> 在 2024-11-07 上传 | 大小：2.44mb | 下载：0

[软件工程] asp_net

说明：JDBC FILE BY THIS WE CAN CONNECT JAVA PROGRAMS TO DATABASE
<eses> 在 2024-11-07 上传 | 大小：3kb | 下载：0

[软件工程] asp_net-(1)

说明：JDBC FILE BY THIS WE CAN CONNECT JAVA PROGRAMS TO DATABASE
<eses> 在 2024-11-07 上传 | 大小：7kb | 下载：0

[软件工程] FileSpliterror

说明：实现文件的分割和合并，基本上实现了功能，缺点在于还存在一些假面方面的不足。-Implementation file split and merge, basically realize the function, the disadvantage is that there are still some mask deficiencies.
<汤靖> 在 2024-11-07 上传 | 大小：256kb | 下载：0

[软件工程] art1

说明：This rar contains a code on the adaptive resonance theory 1, ART1 , which can be used to train a data set and use it for outputs later on. The main advantage of using ART is its solution provided the stability-plasticity
<Pranav.R> 在 2024-11-07 上传 | 大小：1kb | 下载：0

[软件工程] mergesort

说明：This code does a good sorting one a given array of n numbers. It uses the concept of divide and conquer paradigm which calculates the sorted array in O(nlogn) time which is the most efficient order for sorting numbers
<Pranav.R> 在 2024-11-07 上传 | 大小：1kb | 下载：0

[软件工程] swapkthlinkedlist

说明：Swaps a linked list at k position from beginning and the end.
<Pranav.R> 在 2024-11-07 上传 | 大小：1kb | 下载：0

[软件工程] vhdl

说明：library ieee use ieee.std_logic_1164.all entity decoder is port (clk:in std_logic clr:in std_logic data_in:in std_logic --待解码信元输入端； data_out:out std_logic) --解码信元输出端； end decoder architecture behave
<刘轩赫> 在 2024-11-07 上传 | 大小：369kb | 下载：0