资源列表
[文档资料] SDRAM 的原理和时序
说明:、 数据输出(读) 在选定列地址后,就已经确定了具体的存储单元,剩下的事情就是数据通过数据 I/O通道 (DQ)输出到内存总线上了。但是在 CAS 发出之后,仍要经过一定的时间才能有数据输出, 从 CAS与读取命令发出到第一笔数据输出的这段时间,被定义为 CL(CAS Latency,CAS潜 伏期)。由于 CL只在读取时出现,所以 CL又被称为读取潜伏期(RL,Read Latency)。CL 的单位与 tRCD一样,为时钟周期数,具<liu.ghua@163.com> 在 2011-01-05 上传 | 大小:1001kb | 下载:0
[报告论文] 企业员工信息管理系统(毕业设计论文)
说明:企业员工信息管理系统(毕业设计论文) 企业员工信息管理系统(毕业设计论文)<kansey> 在 2011-01-05 上传 | 大小:1.26mb | 下载:2