资源列表
[文档资料] 6bitdaddareduction
说明:6 bit dadda tree reduction code -- verilog-6 bit dadda tree reduction code-- verilog<stabs> 在 2024-11-12 上传 | 大小:1kb | 下载:0
[编程文档] parityCHECK
说明:用VHDL实现3位二进制信息码的并行偶发生及校验电路-VHDL implementation with three parallel binary code information and calibration circuit even happened<琚建霞> 在 2024-11-12 上传 | 大小:1kb | 下载:0
[软件工程] GaussSeidel
说明:The Gauss鈥揝eidel method is a technique used to solve a linear system of equations.<sarah> 在 2024-11-12 上传 | 大小:1kb | 下载:0