资源列表
[编译] 基于VHDL的DDS信号发生器
说明:本设计是利用EDA技术设计的电路, 该信号发生器输出信号的频率范围为20Hz~20KHz,幅度的峰 峰值为0.3V~5V两路信号之间可实现0°~359°的相位差。侧重叙述了用FPGA来完成直接数字频率合成器(DDS)的设计<meimeisa1> 在 2011-05-04 上传 | 大小:363byte | 下载:0
[开发工具] Keys for Workstation Pro 16
说明:Working keys for Workstation Pro 16<chamberthat> 在 2020-09-19 上传 | 大小:110byte | 下载:0
[调试] check session
说明:this code use to check td_oa user session<c83148617> 在 2023-01-25 上传 | 大小:192byte | 下载:0