资源列表
[汇编语言] 16weijiafaqi
说明:本程序是在一位全加器的基础上设计一个16位的加法器,用Verilog HDL语言描述.-This procedure is a full-adder based on the design of a 16-bit adder, using Verilog HDL language to describe.<陈什江> 在 2025-02-23 上传 | 大小:1kb | 下载:0
[汇编语言] C5402_AD50
说明:C5402汇编编写的利用AD50进行AD/DA的程序,带AD50器件手册。-C5402 compilation AD50 prepared for the use of AD/DA procedures AD50 with manual devices.<> 在 2025-02-23 上传 | 大小:245kb | 下载:0