资源列表
[汇编语言] e-luo-si-fang-kuai
说明:实现俄罗斯方块游戏机的基本功能,同时可统计显示游戏得分-Basic functions of Tetris game, while statistics show that the game score<林峰> 在 2025-04-29 上传 | 大小:529kb | 下载:0
[汇编语言] xieyunjing
说明:99秒倒计时,通过汇编语言编写,利用单片机和数码管展示出来-The countdown to 99 seconds<王云景> 在 2025-04-29 上传 | 大小:1kb | 下载:0
[汇编语言] rip-effect
说明:rip effect. this effect writing on assembly<coder> 在 2025-04-29 上传 | 大小:5kb | 下载:0
[汇编语言] 1-2Delement-birth-adeath-weld-1
说明:ansys的焊接模拟,应用生死单元技术和热源的应用进行模拟-ansys welding simulation, application and death cell technology and the application of heat to simulate<杨雪> 在 2025-04-29 上传 | 大小:3kb | 下载:0
[汇编语言] module-counter8
说明:用verilog实现8为计数器频率范围20-80kHz,根据DDS原理来一个时钟计数器记一下,n=n+1,根据公式fout=(fc÷x)÷2,fout=80 fc=320,所以n≥2时,再取反,又由公式 fout=(k.fc)÷2^n,k=50hz,fout=80khz,fc=320,所以数据的位宽n≥7。 设计要求两路方波信号的相位差在0-360゜可调,可以根据延时来实现。具体的-8 is realized with verilo<倪飞> 在 2025-04-29 上传 | 大小:24kb | 下载:0