[VHDL编程] ethernet_tri_mode_rtl.tar

说明：verilog实现的异步UART代码，包括发送模块、接收模块，波特率可配置，另附PC机的c代码-Verilog realize asynchronous UART code, including the transmission module, receiver module, the baud rate can be configured, an additional PC-c code
<> 在 2024-10-10 上传 | 大小：38912 | 下载：0

[VHDL编程] ADDER

说明：经过精心设计的加法器的代码，并在FPGA硬件平台实现和验证过的-Meticulously designed adder code, and FPGA hardware platform and tested
<hewg> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] COMP

说明：经过精心设计的比较器的代码，并在FPGA硬件平台实现和验证过的-Meticulously designed comparator code, and FPGA hardware platform and tested
<hewg> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] divider

说明：经过精心设计的除法器的代码，并在FPGA硬件平台实现和验证过的-Meticulously designed divider code, and FPGA hardware platform and tested
<hewg> 在 2024-10-10 上传 | 大小：1024 | 下载：0

[VHDL编程] ellipf

说明：经过精心设计的滤波器的代码，并在FPGA硬件平台实现和验证过的-Carefully designed filter code, and FPGA hardware platform and tested
<hewg> 在 2024-10-10 上传 | 大小：5120 | 下载：0

[VHDL编程] shiftreg

说明：经过精心设计的移位器的代码，并在FPGA硬件平台实现和验证过的-Meticulously designed shifter code, and FPGA hardware platform and tested
<hewg> 在 2024-10-10 上传 | 大小：8192 | 下载：0

[VHDL编程] an-103005-vgagen

说明：an-103005-vgagen.zip是一个VGA显示控制器，是verilog HDL 编制的-an-103005-vgagen.zip is a VGA display controller, is prepared by verilog HDL
<李斌> 在 2024-10-10 上传 | 大小：400384 | 下载：0

[VHDL编程] PictureBrowser.tar

说明：PictureBrowser 是基于Altera 的DE2 开发板设计图像浏览器，代码是VHDL的-PictureBrowser is based on Altera
<李斌> 在 2024-10-10 上传 | 大小：2040832 | 下载：0

[VHDL编程] xst3_video

说明：xst3_video.ZIP是基于XILINX的XST3开发板的视频采集源码，里面有SDRAM control-xst3_video.ZIP is based on the XILINX
<李斌> 在 2024-10-10 上传 | 大小：162816 | 下载：0

[VHDL编程] PSK

说明：8.9 PSK调制与解调VHDL程序及仿真-8.9 PSK modulation and demodulation procedures and VHDL simulation
<zhangfeng> 在 2024-10-10 上传 | 大小：72704 | 下载：0

[VHDL编程] dianziqin

说明：8.18 电子琴程序设计与仿真 2004.8修改-8.18 Design and simulation of organ procedures to amend 2004.8
<zhangfeng> 在 2024-10-10 上传 | 大小：50176 | 下载：0

[VHDL编程] pinlvji.vhd

说明：频率计vhdl程序
<zhangfeng> 在 2024-10-10 上传 | 大小：1024 | 下载：0