[VHDL编程] Examples_VHDL

说明：介绍了用vhdl描述的各种硬件电路的实现，基本包括各种常用的电路。-Introduction with VHDL descr iption of a variety of hardware circuits realize, basic, including a variety of commonly used circuits.
<汤江逊> 在 2024-11-16 上传 | 大小：165kb | 下载：0

[VHDL编程] DDS

说明：DDS的频率转换可以以近似认为是即时的，这是因为它的相位序列在时间上是离散的，在频率控制字改变之后，要经过一个时钟周期之后才能按照新的相位增量增加，所以也可以说它的频率转换时间就是频率控制字的传输时间，-DDS frequency conversion can be considered similar to real-time, this is because it is the phase sequence in time is d
<lqb> 在 2024-11-16 上传 | 大小：2mb | 下载：0

[VHDL编程] what

说明：除法器,可以很好的实现VHDL除法器的功能对于初学者有很大帮助. -Divider can be very good VHDL divider realize the function of great help for beginners.
<panjun> 在 2024-11-16 上传 | 大小：1kb | 下载：0

[VHDL编程] SAP-1

说明：SAP-1的硬體描述語言(使用Verilog語言)-SAP-1 hardware descr iption language (using the Verilog language)
<ray> 在 2024-11-16 上传 | 大小：4kb | 下载：0

[VHDL编程] clock

说明：以前学习VHDL语言时做的一个电子闹钟程序，可以实现时，分，秒的计时以及定时，校时，闹钟，整点报时的功能。-VHDL language before learning to do procedures in an electronic alarm clock, you can realize hours, minutes and seconds of time and from time to time, school time, al
<韩笑> 在 2024-11-16 上传 | 大小：166kb | 下载：0

[VHDL编程] voterandcounter

说明：用VHDL写的源代码程序，包涵三人表决器，七人表决器，全加器以及模24，模60的计数器，都是单文件的，由于程序小又多，所以集中在一起，供新学习VHDL语言的朋友们参考。-With VHDL source code written procedures, includes three of the voting machine, vote on seven people, and full adder, as well as modulu
<韩笑> 在 2024-11-16 上传 | 大小：2kb | 下载：0

[VHDL编程] szpljsj

说明： 数字频率计 数字频率计-Digital frequency meter digital frequency meter
<zzg> 在 2024-11-16 上传 | 大小：34kb | 下载：0

[VHDL编程] viterbi_node_sync_design

说明：一个完整的viterbi译码程序和测试的程序-A complete viterbi decoding procedures and test procedures
<deng> 在 2024-11-16 上传 | 大小：268kb | 下载：0

[VHDL编程] viterbi

说明：
<deng> 在 2024-11-16 上传 | 大小：222kb | 下载：0

[VHDL编程] stbc.tar

说明：stbc空时编码源码，非常好的程序。verilog程序-STBC Space-Time Coding Source, very good program. Verilog program
<blizzard> 在 2024-11-16 上传 | 大小：9kb | 下载：1

[VHDL编程] 00011ipcore51

说明：51内核单片机的VHDL语言的实现,从功能到编译都有详细说明,包括源码-51-core single-chip realization of the VHDL language, from the function to compile a detailed descr iption, including source
<林风> 在 2024-11-16 上传 | 大小：722kb | 下载：0

[VHDL编程] ug230

说明：Xilinx Spartanman-3e starter kit user s mannual 含多种常见接口信息 -Xilinx Spartanman-3e starter kit user s mannual containing multiple common interface information
<于水> 在 2024-11-16 上传 | 大小：5.33mb | 下载：0