[VHDL编程] nios2_hardware_tutorial

说明：NiosII硬件开发指南，同样可以到Altera官方网站下载最新版的turorial nios2_hardware_tutorial-nios2_hardware_tutorial
<weiw> 在 2025-01-21 上传 | 大小：664kb | 下载：0

[VHDL编程] embedded_design_handbook

说明：embedded_design_handbook Altera NiosII嵌入式系统SOPC开发handbook-embedded_design_handbook
<weiw> 在 2025-01-21 上传 | 大小：1.67mb | 下载：0

[VHDL编程] FPGA27examples

说明：FPGA很有用的27个实例，对于新手或者迷茫的人应该有点用处-FPGA is used for 27 examples of confusion for the novice or the person should be a bit useless
<孔利峰> 在 2025-01-21 上传 | 大小：1.22mb | 下载：0

[VHDL编程] vhdl

说明：Very high speed integrated Hardware Descr iption Language (VHDL) -是IEEE,工业标准硬件描述语言 -用语言的方式而非图形等方式描述硬件电路 容易修改 容易保存 -特别适合于设计的电路有: 复杂组合逻辑电路,如: -译码器,编码器,加减法器,多路选择器,地址译码 -Very high speed integrated Hardware
<sherry> 在 2025-01-21 上传 | 大小：1.66mb | 下载：0

[VHDL编程] chuzhuche2

说明：VHDL语言设计的出租车计费器，能模拟汽车启动、停止、暂停、车速等状态，能预置起步费、每公里收费、车行加费里程，能实现计费功能。功能强大，初学者适合看一看。-VHDL language design taxi billing, and can simulate the vehicle to start, stop, pause, speed, etc., and to preset the initial charges, fees a
<阿Q> 在 2025-01-21 上传 | 大小：1.81mb | 下载：0

[VHDL编程] fifomodule

说明：定义了一个FIFO和相关的读写功能,比较实用,可直接作为模块使用-define a FIFO that contains the relative read and write functions, and it can be used as module directly in ISE.
<田杰> 在 2025-01-21 上传 | 大小：1kb | 下载：0

[VHDL编程] ptos

说明：要求：并行输入1 byte，串行输出，无数据时输出高电平，输出格式1100+8bit+奇偶校验+0011（停止位）串行输入，并行输出，检测是否奇偶校验错误，是否有帧传输错误传输每bit数据占16个clock周期 -Requirements: parallel importation of 1 byte, serial output, no data output high, output format 1100+8 bit+ par
<田杰> 在 2025-01-21 上传 | 大小：2kb | 下载：0

[VHDL编程] pciug159

说明：XILINX ISE生成PCI-CORE时产生的用户文档,帮助编写PCI通信用户逻辑,非常有用-XILINX ISE generation PCI-CORE generated user documentation to help users prepare PCI communication logic, a very useful
<田杰> 在 2025-01-21 上传 | 大小：1.31mb | 下载：0

[VHDL编程] QAM

说明：VHDL-AMS Behavioral Modeling and Simulation of M-QAM transceiver system
<rose> 在 2025-01-21 上传 | 大小：138kb | 下载：0

[VHDL编程] VHDL_examples

说明：contain simple examples in VHDL languge
<rose> 在 2025-01-21 上传 | 大小：12kb | 下载：0

[VHDL编程] FFs

说明：A verilog example code of a shifter register using 3 FFs. Commented-A verilog example code of a shifter register using 3 FFs. Commented!!
<Lokous> 在 2025-01-21 上传 | 大小：146kb | 下载：0

[VHDL编程] vga2

说明：VHDL code for UP2 board of Altera, that generate a video signal to VGA port.
<Lokous> 在 2025-01-21 上传 | 大小：325kb | 下载：0