资源列表

« 1 2 ... .03 .04 .05 .06 .07 3508.09 .10 .11 .12 .13 ... 4311 »

[VHDL编程DE2_SD_Card_Audio(Modified)

说明:在DE2开发板上实现的SD卡mp3音乐播放器。硬件部分用Verilog语言编写,在Quartus上编译;软件部分用C语言编写,在Nios2上编译运行。-DE2 development board in the realization of the SD card mp3 music player. Hardware using Verilog language, compiled in the Quartus software wit
<符玉襄> 在 2025-01-22 上传 | 大小:2.88mb | 下载:0

[VHDL编程bldc_code

说明:四轴飞行器的无刷电机驱动的源代码,适用于atmeg8芯片的板子-Four aircraft brushless motor-driven source code, apply to the board atmeg8 chip
<杨岩> 在 2025-01-22 上传 | 大小:96kb | 下载:0

[VHDL编程DE1_i2sound

说明:Altera的DE1平台资料,实现de1的音乐播放功能-Altera' s DE1 platform for information, the realization of the music player function de1
<lj> 在 2025-01-22 上传 | 大小:82kb | 下载:0

[VHDL编程DE2_NIOS_HOST_MOUSE_VGA

说明:在DE2开发板上实现的VGA输出游戏。硬件用Verilog语言编写,在Quartus上编译;软件用C语言编写,在Nios2上编译运行。把DE2板和显示器键盘连起来即可使用。-Development in the DE2 board game to achieve the VGA output. Hardware using Verilog language, compiled in the Quartus software with
<符玉襄> 在 2025-01-22 上传 | 大小:1.55mb | 下载:0

[VHDL编程DE2_NET

说明:用DE2开发板实现的网络控制器。硬件用Verilog语言编写,在Quartus上编译;软件用C语言编写,在Nios2上编译运行。程序已经过测试,功能完好。-DE2 development board with the realization of the network controller. Hardware using Verilog language, compiled in the Quartus software with
<符玉襄> 在 2025-01-22 上传 | 大小:1.53mb | 下载:0

[VHDL编程clock10

说明:篮球24秒计数器。用Verilog语言编写,在maxplus2中编译运行。适用于大部分FPGA开发板,但必须更改引脚分配。-24 seconds counter basketball. Verilog language used in compiling maxplus2 run. Applicable to most FPGA development board, but must change the pin assignment.
<符玉襄> 在 2025-01-22 上传 | 大小:922kb | 下载:0

[VHDL编程xapp460

说明:xilinx hdmi tx rx verilog code
<xiantongma> 在 2025-01-22 上传 | 大小:92kb | 下载:1

[VHDL编程WCE

说明:up down countr with 7 segment display for spartan boards withreset and enable
<wafie> 在 2025-01-22 上传 | 大小:553kb | 下载:0

[VHDL编程DE2_70_pin_assignments

说明:de2-70的引脚配置文件,给各位急需分享一下,用于fpga的开发-de2-70 of the pin configuration files, to share that much-needed for the development of fpga
<朱轶凌> 在 2025-01-22 上传 | 大小:3kb | 下载:0

[VHDL编程MB

说明:vhdl秒表程序,从书上看到的例子,试了可以,值得学习。-vhdl stopwatch program, from the book to see examples of the test can be, it is worth learning.
<张双洋> 在 2025-01-22 上传 | 大小:267kb | 下载:0

[VHDL编程verilog

说明:电子钟Verilog语言-电子钟Verilog语言。。。。。。。。。。。。。。。。
<wolf> 在 2025-01-22 上传 | 大小:56kb | 下载:0

[VHDL编程quartus2tutorial

说明:
<> 在 2025-01-22 上传 | 大小:8.84mb | 下载:0
« 1 2 ... .03 .04 .05 .06 .07 3508.09 .10 .11 .12 .13 ... 4311 »

源码中国 www.ymcn.org