[VHDL编程] recover

说明：VHDL设计的HDB3的译码器，采用了四位移位寄存器来判断之前码元1/0，造成输出有5位时延。-VHDL design of HDB3 decoder, using four yards before the shift register to determine the yuan 1/0, resulting in output has five delay.
<wxc> 在 2025-02-01 上传 | 大小：129kb | 下载：0

[VHDL编程] TEST_I2C

说明：source is writed by verilog about I2C. it s not perpectly.^^
<jung> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] worka

说明：vhdl语言实现的16乘16的点阵显示设计代码，调试通过，可借鉴-VHDL language to achieve the 16 by 16 dot matrix display design code, debug is passed, can learn from-vhdl language implementation of the 16 by 16 dot matrix display design code, debug th
<王晨> 在 2025-02-01 上传 | 大小：3.35mb | 下载：0

[VHDL编程] usartverilogydm

说明：verilog hdl在FPGA设计中广泛应用，好的程序代码是学习verilog的好帮手-verilog hdl widely used in the FPGA design, a good code is a good helper to learn verilog
<翁志能> 在 2025-02-01 上传 | 大小：308kb | 下载：0

[VHDL编程] I2C_v

说明：对sdram的仿真程序，对sdram的仿真程对sdram的仿真程序序，-sdram
<dongxing> 在 2025-02-01 上传 | 大小：3.66mb | 下载：0

[VHDL编程] kzhdverilogyf

说明：国内关于verilog hdl书讲解比较浅，没深度，对于读者应该查看verilog hdl英文标准-Nations on the book to explain verilog hdl more shallow, lacking depth, for English readers should see the standard verilog hdl
<翁志能> 在 2025-02-01 上传 | 大小：292kb | 下载：0

[VHDL编程] sketch

说明：sketch a etch shows a cursor on VGA that can be moved and changed colours using switches on DE2 board and leaves etch behind like a snake
<batman> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] fullsine

说明：This a code for sine wave generation in modelsim. The code is written in verilog. An LUT has to be added to this program to work completely.-This is a code for sine wave generation in modelsim. The code is written in ver
<Jithu> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] ALU

说明：ALU 内附 ALU op code 对照表格-ALU control forms included ALU op code
<赵彦> 在 2025-02-01 上传 | 大小：281kb | 下载：0

[VHDL编程] DECOORG

说明：vhdl codings of decoder. data flow modelling, structural and behavioral modelling codes with their output waveform and rtl schematic.
<mariamma> 在 2025-02-01 上传 | 大小：817kb | 下载：0

[VHDL编程] presentar

说明：Verilog code calculator, add, rest, multiply, and increment-Verilog code calculator, add, rest, multiply, and increment
<jaja12> 在 2025-02-01 上传 | 大小：1kb | 下载：0

[VHDL编程] lecture

说明：法国工程师学校的VHDL讲义 英文,配有图示和讲解-French engineer school VHDL lecture in English, with icons and explain the
<郎海默> 在 2025-02-01 上传 | 大小：1.07mb | 下载：0