[VHDL编程] SCdpramM.tar

说明：dual port RAM (modular code)
<Debjit> 在 2025-02-08 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl_record_array.tar

说明：vhdl code for record array package
<Debjit> 在 2025-02-08 上传 | 大小：1kb | 下载：0

[VHDL编程] hdr2

说明：file ini berbahaya jangan di bekaasd
<Naufal> 在 2025-02-08 上传 | 大小：9kb | 下载：0

[VHDL编程] dds

说明：Direct Digital Synthesis
<amvmax> 在 2025-02-08 上传 | 大小：4kb | 下载：0

[VHDL编程] lowpassfilterdesign

说明：用VHDL实现低通滤波器，里面有12篇论文都是介绍低通滤波器设计的。-Low pass filter with VHDL, which describes 12 papers were low pass filter design.
<陈言> 在 2025-02-08 上传 | 大小：4.93mb | 下载：0

[VHDL编程] 12bitMulti

说明：用VHDL编写的有符号的12位乘法器，编译通过，仿真正确，FPGA开发板上用过的。-Prepared using VHDL signed 12-bit multiplier, compile, correct simulation, FPGA development board used.
<陈言> 在 2025-02-08 上传 | 大小：647kb | 下载：0

[VHDL编程] cout_asyn

说明：基于verilog的计数器设计，本例程将实现四位异步二进制计数器的功能，同时给出了同步二进制计数器和同步十进制计数器的VerilogHDL程序-Verilog counter based design, this routine will achieve the functions of four asynchronous binary counter, synchronous binary counter is given and s
<李保亮> 在 2025-02-08 上传 | 大小：206kb | 下载：0

[VHDL编程] allot

说明：基于verilog的数据分配器的设计-数据分配是将公共数据线上的数据根据需要送到不同的通道上区，实现数据分配功能的逻辑电路称为数据分配器。-Verilog-based distributor of design data- the data is public data online distribution of the data sent to different channels as needed on areas of dat
<李保亮> 在 2025-02-08 上传 | 大小：126kb | 下载：0

[VHDL编程] PLLfpgapaper

说明：实现数字锁相环的一篇论文，FPGA实现，用于位同步。-Paper digital PLL, FPGA implementation for bit synchronization.
<陈言> 在 2025-02-08 上传 | 大小：280kb | 下载：0

[VHDL编程] Para_to_Seril

说明：用VHDL实现串并变换的程序，FPGA测试成功，正确变换。-String with VHDL implementation and transformation procedures, FPGA test successfully, the correct transformation.
<陈言> 在 2025-02-08 上传 | 大小：256kb | 下载：0

[VHDL编程] LED7

说明：七段数码管的源代码 用Quartus II 9.0 (32-Bit) 编译的七段数码管的驱动程序-thes is LED7
<lhy> 在 2025-02-08 上传 | 大小：250kb | 下载：0

[VHDL编程] baweishumaguan

说明：利用Verilog hdl语言编写的8位数码管程序，这对于那些刚学Verilog hdl语言的学习者来说，是不错的入门程序，特别程序里头的分频程序模块，谢谢支持。-Using Verilog hdl language of the eight digital control procedures, which for those just learning Verilog hdl language learners, is a good
<梁均润> 在 2025-02-08 上传 | 大小：374kb | 下载：0