资源列表
[VHDL编程] clock_niosII
说明:用Altera公司的SOPC工具NiosII6.0开发,实现hello_world.c,希望对大家有帮助。-Using Altera' s SOPC tools NiosII6.0 development, implementation hello_world.c, hope to help.<谭德> 在 2025-02-11 上传 | 大小:431kb | 下载:0
[VHDL编程] state_machine1
说明:用FPGA实现的状态机程序,用VrilogHDL实现,希望对大家有帮助-State machines with FPGA implementation process, with VrilogHDL achieve, we want to help<谭德> 在 2025-02-11 上传 | 大小:205kb | 下载:0
[VHDL编程] Protel99_lib_ALTERA
说明:比较全的ALTERA芯片的原理图和封装库(Protel99),对需要画Altera FPGA PCB版图的同志很有用。-Comparing all the ALTERA chip schematic and footprint library (Protel99), on the need to draw Altera FPGA PCB layout comrades useful.<HY> 在 2025-02-11 上传 | 大小:680kb | 下载:0
[VHDL编程] Synopsys_Graphical_Environment_User_Guide
说明:Synopsis软件图形界面操作指南,对FPGA/ASIC初学者很有用!-Synopsis software GUI operation guide for the FPGA/ASIC is useful for beginners!<HY> 在 2025-02-11 上传 | 大小:1mb | 下载:0
[VHDL编程] digitaldesignwithPLD
说明:可编程的逻辑电路,利用VHDL语言实现的时序和组合电路-Programmable Logic<wangran> 在 2025-02-11 上传 | 大小:10.49mb | 下载:0
[VHDL编程] MAX263-MAX268
说明:D板的数字可编程有源滤波模块设计,MAX26 系列数字编码式滤波器的使用方法-MAX263,MAX264,MAX265,MAX266,MAX267,MAX268<雪域高原> 在 2025-02-11 上传 | 大小:3.93mb | 下载:0
[VHDL编程] fallthrough_small_fifo_v2
说明:同步fifo设计,仿真已通过,用Verilog编写,代码短小-Synchronous fifo design, simulation has been adopted, written with Verilog, code short<xinghuo> 在 2025-02-11 上传 | 大小:1kb | 下载:0
[VHDL编程] small_fifo
说明:同步fifo设计,仿真已通过,用Verilog编写,代码短小,易懂-Synchronous fifo design, simulation has been adopted, written with Verilog, code short and easy to understand<xinghuo> 在 2025-02-11 上传 | 大小:1kb | 下载:0