[VHDL编程] McGraw_Hill_-_VHDL.Programming.by.Example.4th.Ed.

说明：ebook of VHDL programming for beginners
<sravya> 在 2025-02-12 上传 | 大小：1.7mb | 下载：0

[VHDL编程] Hardware_development_VHDL8_bit_asynchronous_counte

说明：硬件开发VHDL8位异步计数器一个课程设计Hardware development VHDL8 bit asynchronous counter-Hardware development VHDL8 bit asynchronous counter of a course design Hardware development VHDL8 bit asynchronous counter
<yuqa> 在 2025-02-12 上传 | 大小：157kb | 下载：0

[VHDL编程] I2CMaster

说明：一个实现I2C控制接口的控制程序，已经通过仿真验证，并且可以直接调用了-I2C control interface, an implementation of control procedures has been verified by simulation and can be directly called
<肖豪> 在 2025-02-12 上传 | 大小：5kb | 下载：0

[VHDL编程] e1_framer

说明：E1 Defr a mer :A design for Framing Telecom E1 Interface
<ebi> 在 2025-02-12 上传 | 大小：18kb | 下载：0

[VHDL编程] hdbn

说明：HDBN VHDL Project includes hdb3 & hdbn
<ebi> 在 2025-02-12 上传 | 大小：194kb | 下载：0

[VHDL编程] sseg

说明：vhdl codefor 7 segment display
<keshav> 在 2025-02-12 上传 | 大小：1kb | 下载：0

[VHDL编程] EDA

说明：熟练使用vhdl语言，以及介绍了quartus和仿真软件，具体事例-Vhdl skilled use of language, and introduced quartus and simulation software, specific examples
<星> 在 2025-02-12 上传 | 大小：433kb | 下载：0

[VHDL编程] EDAdianzizhong

说明：基于FPGA的数字电子钟设计，有VHDL语言实现其功能-FPGA-based design of digital electronic clock with VHDL language function
<王嘉威> 在 2025-02-12 上传 | 大小：853kb | 下载：0

[VHDL编程] 8w64fb

说明：8位64个采样点的方波发生信号器。基于PFGA的采用PLL模块实现功能-8 of 64 samples of signal square wave device. The use of PLL-based PFGA module function
<王嘉威> 在 2025-02-12 上传 | 大小：522kb | 下载：0

[VHDL编程] DDRSDRAM_DDR2SDRAM_controller

说明：适用于DDRSDRAM和DDR2SDRAM的控制器的设计-Applicable DDRSDRAM and DDR2SDRAM the controller design
<alins> 在 2025-02-12 上传 | 大小：1.89mb | 下载：0

[VHDL编程] the_design_and_realization_of_DDR2-SDRAM_controlle

说明：ddr2控制器的设计与实现,详细介绍了其结构和思想-the design and realization of DDR2-SDRAM controller
<alins> 在 2025-02-12 上传 | 大小：631kb | 下载：0

[VHDL编程] easy_to_modelsim

说明：这里包含6个modelsim的学习资料，包括了经典教程、答疑和分别针对VHDL、Verilog语言的仿真例程。-This contains six modelsim of learning materials, including the classic tutorial, tutorials, and were aimed at VHDL, Verilog simulation language routines.
<wushumin> 在 2025-02-12 上传 | 大小：4.57mb | 下载：0