[VHDL编程] jtd

说明：verilog编写的交通灯程序。内有波形仿真-traffic light program written in verilog. There waveform simulation
<> 在 2025-02-27 上传 | 大小：362kb | 下载：0

[VHDL编程] AlteraUSBBlaster

说明：Altera USB Blaster的电路图.很详细，适合DIY-Altera USB Blaster schematic. In great detail, suitable for DIY
<sunjianling> 在 2025-02-27 上传 | 大小：14kb | 下载：0

[VHDL编程] 0792386043

说明：Rapid Prototyping of Digital Systems
<aws> 在 2025-02-27 上传 | 大小：3.86mb | 下载：0

[VHDL编程] zzchufaqi

说明：vhdl 除法器 eda课程设计用。 设计一个两个五位数相除的整数除法器。用发光二极管显示输入数值，用7段显示器显示结果十进制结果。除数和被除数分两次输入，在输入除数和被除数时，要求显示十进制输入数据。采用分时显示方式进行，可参见计算器的显示功能。-divider vhdl eda curriculum design purposes. Design a two five-digit integer divider division
<> 在 2025-02-27 上传 | 大小：510kb | 下载：0

[VHDL编程] fir6dlms

说明：lms算法，自适应滤波器中使用fir滤波器对信号的码间干扰进行均衡-lms
<lvchangbo> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_decimal_settable_counter

说明：VHDL语言编写的简易十进制可调节计数器-A simple decimal settable counter using VHDL
<Winson> 在 2025-02-27 上传 | 大小：223kb | 下载：0

[VHDL编程] VHDL_simple_settable_clock

说明：基于Xilinx ISE软件的用VHDL编写的一个简易的可调节时钟，具有时、分、秒功能-Xilinx ISE based,a simple settable clock using VHDL, with hours, minutes, seconds functions
<Winson> 在 2025-02-27 上传 | 大小：272kb | 下载：0

[VHDL编程] lab5_doc

说明：FPGA很好的实验代码，用verilog进行编写的！-FPGA，used verilog HDL！
<高强> 在 2025-02-27 上传 | 大小：1.05mb | 下载：0

[VHDL编程] one_clk

说明：Verilog 中 1:1 分频 电路，实践中可能会用到，这种方法，我也想了很久 -verilog frequency
<王一凡> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga_ledtest

说明：用点亮LED来测试FPGA的代码，EP2C8Q240-Test FPGA by ligth LED
<Jason> 在 2025-02-27 上传 | 大小：180kb | 下载：0

[VHDL编程] IEEE SystemVerilog3.1a语言参考手册.cn

说明：IEEE SystemVerilog3.1a语言参考手册.cn.chm
<oliver> 在 2025-02-27 上传 | 大小：6.37mb | 下载：0

[VHDL编程] xps_ll_temac

说明：This document provides the design specification for the XPS_LL_TEMAC soft Ethernet core
<Petr> 在 2025-02-27 上传 | 大小：1.78mb | 下载：0