[VHDL编程] baweipinlvji

说明：基于vhdl的八位频率计。非常好用欢迎大家下载-Vhdl based on the eight frequency meter. Very nice welcome to download
<高亮> 在 2025-02-27 上传 | 大小：52kb | 下载：0

[VHDL编程] 22222222222

说明：地址线为8位，数据线为八位的正弦信号发生器，采用文本原理图混合输入的方法。-8-bit address lines, data lines for the eight sinusoidal signal generator, using the text input method for mixed schematic.
<高亮> 在 2025-02-27 上传 | 大小：21.11mb | 下载：0

[VHDL编程] SDRAM-controller-design-FPGA-based

说明：基于FPGA的SDRAM控制器设计及应用硕士论文-SDRAM controller design FPGA based
<connie> 在 2025-02-27 上传 | 大小：3.02mb | 下载：0

[VHDL编程] bin_BCD

说明：conversor BCD-7SEGMENTOS
<pinos29> 在 2025-02-27 上传 | 大小：727kb | 下载：0

[VHDL编程] veriloghdllicheng135li

说明：Verilog的应用例程，包含了基本的硬件编程，加法器，触发器-Application of Verilog routines, including the basic hardware programming, adders, flip-flop
<张顺> 在 2025-02-27 上传 | 大小：165kb | 下载：0

[VHDL编程] neek_ocm_spi

说明：short c++ builder tutorial
<Anigma> 在 2025-02-27 上传 | 大小：1.06mb | 下载：0

[VHDL编程] div8M_v

说明：基本的分频器，用于将时钟频率降低一半。包含两个接口，只使用寄存器，未使用线网类型。-The basic divider for halving the clock frequency. Contains two interfaces, using only regs instead of wires.
<wzx> 在 2025-02-27 上传 | 大小：1kb | 下载：0

[VHDL编程] 128Msdram_verilog_model

说明：128Msdram_verilog_model，可以直接使用，很方便-128Msdram_verilog_model
<allen> 在 2025-02-27 上传 | 大小：158kb | 下载：0

[VHDL编程] 8088verilog

说明：intel8088的verilog core ，完整的RTL-intel 8088 verilog core， all RTL
<zhangq> 在 2025-02-27 上传 | 大小：202kb | 下载：0

[VHDL编程] rs232_VHDL

说明：RS232 uart的VHDL实现，包括时钟分频（波特率产生），接收，发送-Implement of RS232 uart in VHDL
<connie> 在 2025-02-27 上传 | 大小：34kb | 下载：0

[VHDL编程] i2c

说明：I2C的RTL源码，verilog，验证过的-I2C verilog RTL
<zhangq> 在 2025-02-27 上传 | 大小：87kb | 下载：0

[VHDL编程] l_standard_1c12

说明：红色飓风II代-CY1C12设计实例，RT8019网络示例源代码-source code of RT8019net control of red-stone ii-cy1c12
<connie> 在 2025-02-27 上传 | 大小：14.75mb | 下载：0