[VHDL编程] VMM_example

说明：This is a VMM example System Verilog written for a router DUT-This is a VMM example System Verilog written for a router DUT
<RDM> 在 2025-02-27 上传 | 大小：12kb | 下载：0

[VHDL编程] FPGAdevelopmentboardhigh-speeddigitalsignalacquisi

说明：主要是利用ALTERA公司的EP2C70型号FPGA开发板进行高速、连续数字信号采集VHDL程序！-Basically is to use ALTERA company EP2C70 model FPGA development board high-speed digital signal acquisition VHDL and continuous program!
<zhonglin> 在 2025-02-27 上传 | 大小：114kb | 下载：0

[VHDL编程] alu

说明：VHDL描述的alu，可以进行基本的运算，在quartus2环境下运行。实验课作业。-VHDL descr iption of the alu, the basic operations can be carried out in quartus2 environments. Experimental course work.
<EMMILY> 在 2025-02-27 上传 | 大小：1.93mb | 下载：0

[VHDL编程] Template_Slave

说明：avalon总线的从端口实例代码，简单，易懂，方便初学者学习。-avalon bus example code from the port, simple, easy to understand, easy for beginners to learn.
<穆屹峰> 在 2025-02-27 上传 | 大小：9kb | 下载：0

[VHDL编程] counter

说明：fpga实现的计数器-fpga implementation of the counter。。。。。。。。
<liuwe> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLyingyong

说明：VHDL理论与部分实验程序，程序已经调试可用。-VHDL theory and some experimental procedures, procedures have been debugging available.
<雪> 在 2025-02-27 上传 | 大小：1.75mb | 下载：0

[VHDL编程] qicheweideng

说明：实现汽车尾灯的各种状态的灯的转换，用以改善现在汽车尾灯的复杂程度-To achieve automotive tail lights various states of transition
<孙勇> 在 2025-02-27 上传 | 大小：3kb | 下载：0

[VHDL编程] FPGA_OS

说明：一个FPGA芯片上搭建系统的实例，包含了内核的建立，及在内核上运行的简单程序。-FPGA chip to build a system example, contains a kernel build, and run in the kernel of simple procedures.
<杨军> 在 2025-02-27 上传 | 大小：8.46mb | 下载：0

[VHDL编程] clock

说明：XPS做时钟的配置过程基于EXCD-1开发板,其实是基于xilinx的ISE来开发的，但是开发环境没有这个就这能选VHDL，另外是verilog的，呵呵。希望大家能够真正用上，挺好的“基于ISE的时钟”-XPS to do the configuration process is based on the clock EXCD-1 development board, in fact, is based on the xilinx th
<江源> 在 2025-02-27 上传 | 大小：2.65mb | 下载：0

[VHDL编程] watch

说明：懂哥作品 用verilog编写的，我没试验呢开发板没有-verilog watch made by dongge
<张专> 在 2025-02-27 上传 | 大小：36kb | 下载：0

[VHDL编程] UART

说明：基于FPGA的UART设计程序，程序完整测试成功，可以在此基础上完善-UART FPGA-based design process, the program successfully complete the test, you can improve on this basis
<王东明> 在 2025-02-27 上传 | 大小：3kb | 下载：0

[VHDL编程] digit_clock

说明：1) 计时计数器用24进制计时器电路。 2) 可手动校时，能清零及分别进行时、分、秒的校正。 3) 可整点报时，扬声器发出时长为1s的信号。 4) 可设置闹钟功能。当计时计到预定时间时，扬声器发出闹铃信号，可控制闹铃时长。 -clock
<栋栋> 在 2025-02-27 上传 | 大小：844kb | 下载：0