[VHDL编程] prbs

说明：伪随机二进制序列发生器的Verilog源码，带测试文件，并在FPGA开发板上成功验证-Pseudo-random binary sequence generator Verilog source code, with a test file, and successfully verified in FPGA development board
<wang> 在 2025-02-28 上传 | 大小：48.15mb | 下载：0

[VHDL编程] I2C

说明：I2C的Verilog HDL简单学习程序-The Verilog HDL simple I2C learning process
<石成金> 在 2025-02-28 上传 | 大小：2kb | 下载：0

[VHDL编程] nois_led

说明：通过编译及可运行的Nios II测试程序-Compiled and can run through the Nios II test program
<linken> 在 2025-02-28 上传 | 大小：14.98mb | 下载：0

[VHDL编程] tetrix_vhdl

说明：使用vhdl实现的俄罗斯方块，包含mds图和源代码-Tetris using vhdl implementation, including diagrams and source code mds
<byl> 在 2025-02-28 上传 | 大小：4.41mb | 下载：0

[VHDL编程] miaobiao

说明：用VHDL实现的秒表功能，包括分频器，动态显示模块-VHDL implementation with stopwatch functions, including crossover, dynamic display module
<miaoxiaohu> 在 2025-02-28 上传 | 大小：325kb | 下载：0

[VHDL编程] FFT

说明：The VHDL implementation of 8-point FFT in VHDL. Radix 2 Decimation in Frequency-The VHDL implementation of 64-point FFT in VHDL. Radix 2 Decimation in Frequency i am found of it.It s really very good!
<小鸟动人> 在 2025-02-28 上传 | 大小：31kb | 下载：0

[VHDL编程] CPSK_modulation_VHDL_program

说明： 功能：基于VHDL硬件描述语言，对基带信号进行调制，最后修改日期：2004.3.16-Function: VHDL hardware descr iption language based on the base-band signal modulation, the last modified date: 2004.3.16
<卫亮> 在 2025-02-28 上传 | 大小：72kb | 下载：0

[VHDL编程] Taximeter_VHDL_program

说明：出租车计价器VHDL程序，功能：出租车计价器 ，最后修改日期：2004.4.9-Taximeter VHDL procedure, function: the taxi meter, the last modified date: 2004.4.9
<卫亮> 在 2025-02-28 上传 | 大小：28kb | 下载：0

[VHDL编程] URAT_VHDL_procedures_and_simulation

说明：URAT VHDL程序与仿真。 1. 顶层程序与仿真 （1）顶层程序 --文件名：top.vhd。 --功能：顶层映射。 --最后修改日期：2004.3.24。-URAT VHDL procedures and simulation. 1. Top-level program and Simulation (1) top-level program- the file name: top.vhd.- Features
<卫亮> 在 2025-02-28 上传 | 大小：33kb | 下载：0

[VHDL编程] DM9000Aethnet

说明：国内重点大学使用最广泛的FPGA开发板-DE2板中经常使用的ip核——DM9000A-University of the domestic focus of the most widely used FPGA development board-DE2 board frequently used ip core- DM9000A
<郝蕾> 在 2025-02-28 上传 | 大小：540kb | 下载：0

[VHDL编程] lecture11

说明：verilog for counting use 7 segments-verilog for cycle show in pic
<Zurine> 在 2025-02-28 上传 | 大小：403kb | 下载：0

[VHDL编程] YUV2RGB

说明：该代码可将YUV图像数据转换为VGA显示器能显示的RGB数据，R,G,B的位宽均为4，转换速度快。-The code can be converted to a YUV image data of RGB VGA monitor can display the data, R, G, B of the bit width of 4, the conversion speed.
<陈雅> 在 2025-02-28 上传 | 大小：1kb | 下载：0