[VHDL编程] vga-ip-core

说明：vga ip core 资料 说明如定制一个ip核-vga ip core information such as a custom ip core
<shubiao> 在 2025-04-06 上传 | 大小：4.14mb | 下载：0

[VHDL编程] 59-50-(2)

说明：本人的课设电子时钟VHDL 50秒开始嘀嘀嘀 报警。包含总文件-My lesson an electronic clock tick VHDL 50 seconds to start beeping alarm. Include the total file
<> 在 2025-04-06 上传 | 大小：976kb | 下载：0

[VHDL编程] pinjiniushuaxin

说明：频率计 课设 可测4000hz 可选档位自己设计 供大家参考-Frequency meter course set measurable 4000hz optional stalls of their own design for your reference
<> 在 2025-04-06 上传 | 大小：954kb | 下载：0

[VHDL编程] filter

说明：基于verilog硬件描述语言的滤波器设计，便于开发者从理论到实现-Verilog hardware descr iption language based on the filter design, ease of developers from theory to implementation
<baomeng> 在 2025-04-06 上传 | 大小：3kb | 下载：0

[VHDL编程] filter

说明：关于滤波器的verilog编程，对初学者很有用哦，从理论到实践的一次过度-Verilog programming on the filter, useful for beginners Oh, from theory to practice once over ...
<baomeng> 在 2025-04-06 上传 | 大小：2kb | 下载：0

[VHDL编程] altera_lib

说明：实现基于VHDL语言的8b10b编解码器，在altera平台得到验证。-8b10b VHDL language-based codec, in altera platform to be validated.
<李嘉洁> 在 2025-04-06 上传 | 大小：17kb | 下载：0

[VHDL编程] filter

说明：关于数字滤波器的FPGA实现,基于Verilog语言的,对研究滤波器的有一定帮助!-FPGA implementation of digital filters, based on the Verilog language, the study of the filter of some help!
<baomeng> 在 2025-04-06 上传 | 大小：2kb | 下载：0

[VHDL编程] filter

说明：数字滤波器的verilog语言实现,对初学FPGA的有一定帮助。-Digital filter verilog language, the beginner will definitely help the FPGA.
<baomeng> 在 2025-04-06 上传 | 大小：1kb | 下载：0

[VHDL编程] filter

说明：数字滤波器的FPGA实现，基于Verilog语言的编程，利于初学者参考学习！-Digital filter FPGA, Verilog language-based programming, which will help beginners learn reference!
<baomeng> 在 2025-04-06 上传 | 大小：1kb | 下载：0

[VHDL编程] filter

说明：分享数字滤波器的FPGA实现，基于Verilog语言的硬件描述，如果你想在FPGA上实现，会很有用的哦-Share digital filter FPGA implementation based on Verilog hardware descr iption language, if you want to achieve in the FPGA, will be very useful oh ...
<baomeng> 在 2025-04-06 上传 | 大小：8kb | 下载：0

[VHDL编程] FIR

说明：程序对规律的正弦输入和随机的输入进行相同的166阶FIR滤波。输出滤波后结果。-Program of regular sinusoidal input and random input for the same 166-order FIR filter. Output filtered result.
<汤博> 在 2025-04-06 上传 | 大小：7kb | 下载：0

[VHDL编程] prog_counter_verilog

说明：veilog下的程序存储器的程序，可以实现存储和进位等功能-veilog under the program memory, can store and carry other functions
<matin> 在 2025-04-06 上传 | 大小：33kb | 下载：0