[VHDL编程] NIOS_VGA

说明：某高人自己写的VGA程序，VERILOG格式，经测试，修改后可用。-An expert to write the VGA program, VERILOG format, tested, modified available.
<张张> 在 2025-04-22 上传 | 大小：11.8mb | 下载：0

[VHDL编程] Modulator70

说明：个人参与的某国家工程并行排序MATLAB程序，用于FPGA的RTLAB仿真，使用Simulink工具生成HDL代码。测试可用。-Individuals involved in sort of a national engineering parallel MATLAB programs for the FPGA RTLAB simulation, using the Simulink tool to generate HDL code.
<张张> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] systemverilog

说明：systemverilog在vim下的高亮显示-systemverilog under highlighted in vim
<程家诺> 在 2025-04-22 上传 | 大小：3kb | 下载：0

[VHDL编程] sva

说明：sva断言，Assertions on overlapping behaviour with SVA-Assertions on overlapping behaviour with SV
<程家诺> 在 2025-04-22 上传 | 大小：2kb | 下载：0

[VHDL编程] phase_test

说明：基于verilog的鉴相器设计，鉴相器是锁相环的一部分，功能是检测两个时钟是否同步-The phase detector based on verilog design, PLL phase detector is part of function is to test whether the two clock synchronization
<林锋> 在 2025-04-22 上传 | 大小：1kb | 下载：1

[VHDL编程] system_verilog-manual

说明：systemverilog教程，很精简，但很准确-systemverilog tutorial, very lean, but very accurate
<程家诺> 在 2025-04-22 上传 | 大小：18kb | 下载：0

[VHDL编程] trafficlight

说明：这个程序实现了交通灯的模拟工作，并设置了计数器以及倒数显示接口驱动-This program implements the simulation of traffic lights work, and set the counter and countdown display interface driver
<王志勇> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] sdram_ok

说明：sdram + FPGA sdram + FPGA sdram + FPGA-sdram+ FPGAsdram+ FPGAsdram+ FPGAsdram+ FPGAsdram+ FPGA
<cuiyifan> 在 2025-04-22 上传 | 大小：2.25mb | 下载：0

[VHDL编程] Wireless-FPGA

说明：《无线通信FPGA设计》书的源代码 verilog 代码 matlab 程序-FPGA verilog
<sas> 在 2025-04-22 上传 | 大小：209kb | 下载：0

[VHDL编程] Rxing

说明：1. 掌握将组件按需要组合起来，以R型指令为例，实现指令处理器功能。 2. 掌握寄存器组、ALU单元的工作原理和作用，以及组件的组合方法。-1 to master the necessary components together, the R-type instruction, for example, to achieve command processor function. 2 control registers, ALU
<dino> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] cpu-kongzhi

说明：1. 实现能够执行R型、LW、SW、BEQ以及J指令的单时钟控制器，使其能够支持基本的指令。 2. 用Verilog HDL实现单时钟CPU控制器，在ISE上进行波形仿真，并在FPGA上实现。-1. Implementations can perform R-type, LW, SW, BEQ, and J instruction every clock controller, to enable them to support t
<dino> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] fengzhuangku

说明：在绘制各种器件的时候，要用到的库，很全可以直接用-When you draw a variety of devices, use the library, it all can be directly used
<guozhiyang> 在 2025-04-22 上传 | 大小：33.38mb | 下载：0