[VHDL编程] zuhe

说明：这个是12位的除法器，进过验证的，verilog程序，应用组合逻辑，欢迎下载-This is 12-bit divider, been to verification, verilog, application logic combinations are welcome to download
<gaod> 在 2025-04-22 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC908-AM-FM--sinsin

说明：基于FPGA的DDS发生器以及AM、FM模拟调制-The DDS generator and FPGA-based AM, FM analog modulation
<xuexun> 在 2025-04-22 上传 | 大小：1.6mb | 下载：0

[VHDL编程] the-keys

说明：按键发送数据程序,四个按键，依次通过串口发送16进制的80，81，82，83-the keys
<骆郑钧> 在 2025-04-22 上传 | 大小：371kb | 下载：0

[VHDL编程] UP-CUP-FPGA2C35-II

说明：UP-CUP FPGA2C35-II平台使用说明书，用于博创嵌入式实验平台-UP-CUP FPGA2C35-II platform manual, embedded test platform for Borch
<骆郑钧> 在 2025-04-22 上传 | 大小：4.57mb | 下载：0

[VHDL编程] Single-port-RAM-

说明：单口RAM带CLR信号的verilog程序。很详细的.-Single-port RAM with a CLR signal
<赵峰> 在 2025-04-22 上传 | 大小：1.07mb | 下载：0

[VHDL编程] adc_verilog

说明：用verilog编写的ADC控制接口，只需根据具体ADC器件的时序图修改代码就可运行。-ADC prepared with verilog control interface, just depending on the ADC timing diagram of the device can modify the code to run.
<yhb> 在 2025-04-22 上传 | 大小：114kb | 下载：0

[VHDL编程] TLC5615DA

说明：基于TLC5615DA正弦信号发生器，成功显示并输出波形-Based on TLC5615DA sinusoidal signal generator, a successful display and output waveform
<suy> 在 2025-04-22 上传 | 大小：31kb | 下载：1

[VHDL编程] lift_verilog

说明：用verilog实现的电梯控制器，代码中有详细的注释说明，是学习rtl设计很好的资料-The elevator controller using verilog implementation, the code has detailed notes, is good datum to learn rtl design
<> 在 2025-04-22 上传 | 大小：11kb | 下载：0

[VHDL编程] DAC2902

说明：verilog编写的DAC2902程序，用于高速的数模转换-verilog language,using for DAC2902 digital analog converter
<ranshaoqiang> 在 2025-04-22 上传 | 大小：652kb | 下载：0

[VHDL编程] dds

说明：采用verlog编写的tlc5615驱动程序，并利用了rom核实现了dds功能-Using verlog written tlc5615 driver, and use the rom-core functions to achieve a dds
<ranshaoqiang> 在 2025-04-22 上传 | 大小：605kb | 下载：0

[VHDL编程] quartus-dds

说明：quartus环境下利用原理图方式实现DDS的图文教程，主要掌握原理图输入，quartus仿真功能-quartus environment using the schematic approach of DDS graphic tutorial, the main control schematic, quartus simulation
<ranshaoqiang> 在 2025-04-22 上传 | 大小：504kb | 下载：0

[VHDL编程] how-to-use-state-machine

说明：三段式状态机的用法，对于想学习verilog及VHDL编程的人来说是必看的内容-The use of three-state machine, for those who want to learn verilog and VHDL programming is a must-see content people
<ranshaoqiang> 在 2025-04-22 上传 | 大小：260kb | 下载：0