资源列表
[VHDL编程] jiyuVHDLshizhongchengxu
说明:基于VHDL的时钟、正弦波和方波实验报告-VHDL-based clock, sine and square wave experiment report<曾斌> 在 2025-04-22 上传 | 大小:709kb | 下载:0
[VHDL编程] DDS_SIN_TRI_BOX
说明:利用FPGA实现DDS,可输出正弦波,输出频率可调.-FPGA implementation using DDS, sine wave output, the output frequency is adjustable.<曾斌> 在 2025-04-22 上传 | 大小:572kb | 下载:0
[VHDL编程] weitongbu_datain
说明:这是一个很好的仿真位同步,而且记录了输入的数据进行了转化,可以直接用于verilog里面的信号输入仿真-This is a good simulation of bit synchronization, and recorded data were entered into, which can be directly used for signal input verilog simulation<huangli> 在 2025-04-22 上传 | 大小:186kb | 下载:0
[VHDL编程] FIFOverilog
说明:在FPGA进行数据的缓存,在跨时钟域应用较为广泛-Data cache, in the widely used cross-clock domain<呵呵> 在 2025-04-22 上传 | 大小:11kb | 下载:0
[VHDL编程] My_LCDdriver
说明:LCD12864驱动,含有基本驱动和基本绘图函数,例如:画线,画点,打印字母,打印汉字等。(KS0108控制器)-LCD12864 drive, containing the basic drive and the basic drawing functions, such as: draw lines, draw points, print letters, print characters and so on. (KS0108 co<张冰> 在 2025-04-22 上传 | 大小:114kb | 下载:0
[VHDL编程] spafhisiPS2
说明:FPGA PS2实验经验证使用过可以用的程序!欢迎下载!-FPGA PS2 proven experimental procedures can be used! Welcome to download!<王松> 在 2025-04-22 上传 | 大小:1.38mb | 下载:0
[VHDL编程] uasdkjhdlart
说明:创兴通信,串口通信程序FPGA开发适用于任何开发板!-Chong Hing communications, serial communication program development for any FPGA development board!<王松> 在 2025-04-22 上传 | 大小:1kb | 下载:0