资源列表
[VHDL编程] LKB001-U1-LK650-06
说明:16通道高速DI数据采集模块程序,采用verilog 编写,quartus,cyclone EP1C3T1-high LVDS comm DI module hollysys bei jing quartus verilog<mycjj> 在 2025-04-24 上传 | 大小:40kb | 下载:0
[VHDL编程] testmult_top
说明:TESTBENCH测试程序,小数加法器的实现,小数位设为2位,将其小数位与整数位分别显示出来。-TESTBENCH test procedures, the implementation of decimal adder, is set to two decimal places, its decimal places, respectively, with the integer-bit display.<李冰> 在 2025-04-24 上传 | 大小:1kb | 下载:0
[VHDL编程] 10.1.1.59.7750
说明:How to use from FPGA in data mining<javad> 在 2025-04-24 上传 | 大小:135kb | 下载:0
[VHDL编程] EDApingpongqiu
说明:基于FPGA芯片,vhdl编写的乒乓球游戏,具有失球计数,指示乒乓球的方向,失球发声提示功能。-FPGA-based chip, vhdl writing table tennis game, with a clean sheet count, indicating the direction of table tennis, conceded voice prompts.<岳> 在 2025-04-24 上传 | 大小:311kb | 下载:0
[VHDL编程] ElectronicClock
说明:基于VHDL的电子钟实现,分别有分,时显示,清零,使能端操作,简单易懂,适合初学-VHDL-based electronic clock to achieve, were watched, when the show is cleared to enable end operation, easy to understand for beginners<Geyufei> 在 2025-04-24 上传 | 大小:513kb | 下载:0
[VHDL编程] verilog_show10
说明:基于VHDL编写的10进制显示输出,基于16进制的10进制控制,适合初学者-VHDL-based display output written in decimal, hexadecimal, 10 hexadecimal-based control, suitable for beginners<Geyufei> 在 2025-04-24 上传 | 大小:266kb | 下载:0
[VHDL编程] Verilog-xiayuwen-text
说明:Verilog数字系统设计教程(夏宇闻)例题源程序-Verilog digital system design course (XiaYuwen) sample source program<陈权标> 在 2025-04-24 上传 | 大小:259kb | 下载:0
[VHDL编程] filter_ex1
说明:DSP builder 模块搭建的fir -DSP builder module built fir<wr> 在 2025-04-24 上传 | 大小:10kb | 下载:0
[VHDL编程] DE0_NIOS_SDCARD
说明:基于DE0套件开发板的 NOIS SDcard 示例程序!-Kit development board based on DE0 NOIS SDcard sample program!<wr> 在 2025-04-24 上传 | 大小:4.02mb | 下载:0